Diatem Boundary Scan Seminar

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

DiaTemDiaTem BoundaryBoundary ScanScan SeminarSeminar

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

TECSTECS WorkshopsWorkshops undund Seminare:Seminare:

NeutraleNeutrale WorkshopsWorkshops überüber TestverfahrenTestverfahren undund TeststrategienTeststrategien inin derder ElektronikElektronik --Vor Vor-/Nachteile-/Nachteile aktuelleraktueller TestverfahrenTestverfahren --Design Design-for-Test-Richtlinien-for-Test-Richtlinien --Nullfehler Nullfehler-/Yield-Regelkreise-/Yield-Regelkreise --Berechnung Berechnung vonvon optimalenoptimalen TeststrategienTeststrategien TestTest-Consulting-Consulting ProduktschulungenProduktschulungen ProduktseminareProduktseminare

1 1 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

ReferenzenReferenzen BaugruppenBaugruppen-Workshop-Workshop (1):

ABB, Eberbach ACD Elektronik, Oberholzheim ad+T, Hinwil Aesculap, Tuttlingen Alcatel, Hannover AMZ, Illingen APT, Hürth ASC-TEC, Bodmann Atlantik Zeiser, Emmingen AVAT, Tübingen AZS Datentechnik, Stetten Bachmann Electronic, Feldkirch-Tosters Base10. Hallbergmoos Becker Machaczek, Friedrichsthal Dipl.Ing. W. Bender, Grünberg Berchtold, Tuttlingen Berger Lahr, Lahr Berufsförderungswerk, Schömberg BDT, Rottwei Belimo, Hinwil Bieler + Lang, Achern Biotronic, Berlin Bircher Reglomat, Beringen Bizerba, Balingen Blaupunkt-Werke, Hildesheim Bodenseewerke, Überlingen BMK, Augsburg Robert Bosch, Ansbach Robert Bosch, Plochingen Robert Bosch Schwieberdingen Bosch Telekom, Backnang Braun, Kronberg Braun, Walldürn CGK, Konstanz Cheops, Geretsried Comsoft, Karlsruhe Conware Computer Consulting, Karlsruhe Cooper Tools, Besigheim CSEE, Neuchatel Deltec, Furth Delphi, Engelskirchen Deutsche Aerospace, Wedel Develop Dr. Eisbein, Gerlingen Diehl AKO, Nürnberg Diehl AKO Wangen Dietz Electronic, Neuffen Digitaltest, Stutensee Dräger Safet, Lübeck Dräxlmaier, Vilsbiburg DZG Hamburg DZG, Vöhrenbach Elex, Mannheim Elcoteq, Turgi Eltako Schaltgeräte, Fellbach ELTAS Eschbach E+H, Gerlingen E+H, Maulburg E+H, Nesselwang E+H, Reinach EOS Krailling EPIS Microcomputer, Albstadt ESW Extel Systems, Wedel Erbe Elektromedizin , Tübingen eta plus, Nürtingen Eurocontrol, Maastricht Feinmetall Herrenberg FHF Funke + Huster, Mülheim Fresenius Medical Car Deutschland, Schweinfurt Fritsch Elektronik, Achern FZA, Düsseldorf FZA, Hannover FZA, Heusenstamm GEZE, Leonberg GIRA Giersiepen, Radevormwald Graf Syteco, Tuningen Harmann/Becker Karlsbad Harmann/Becker, Straubing Hectronic, Bonndorf Hella, Lippstadt Hoerbiger Bara, Ammerbuch Hohner, Trossingen Homag, Schopfloch Honeywell Schönaich Hüttinger, Freiburg Ihlemann, Braunschweig Indramat, Lohr Infratec, Bensheim Insta Elektro, Lüdenscheid Inst. Dr. Förster, Reutlingen Interflex, Durchhausen IZT Innovationszentrum, Erlangen IXXAT Automation, Weingarten Jauch + Schmid, VS-Schwenningen Jetter, Ludwigsburg Julabo, Seelbach Kaba Benzing, VS-Schwenningen Katek, Grassau Keba, Linz Knobloch, Erbes-Bödesheim Ing. Fritz Kübler Zählerfabrik, VS-Schwenningen Dr.A.Kuntze, Meerbusch

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

ReferenzenReferenzen BaugruppenBaugruppen-Workshop-Workshop (2):

Leuze, Owen-Teck Leybold Didactic, Hürth Liebherr Aerotechnik, Lindenberg Liebherr Elektronik, Lindau Liebherr Hausgeräte, Ochsenhausen Link Electronics, Kandel Lorenz electronik, St. Georgen Lüdtke Elektronic, Herxheim Marquardt, Rietheim Matshushita, Lüneburg Matsushita, Neumünster MaZet, Jena MBB Gelma, Bonn Merten, Wiehl MGV, München Micro-Epsilon, Ortenburg Miele, Gütersloh Moeller, Bonn Franz Morat, Eisenbach MR Elektronik, Kirchheim MSC, Freiburg MSC Stutensee Multitest, Rosenheim Murr electronic, Oppenweier Pepperl + Fuchs, Mannheim Physik Instrumente (PI), Karlsruhe Preh-Werke, Bad Neustadt Pro Design, Bruckmühl PTR, Werne Puls, München Rafi, Berg Raylase, Wessling Richter, Pforzheim R&S Messgerätebau, Memmingen Riwoplan, Knittlingen ROI Rolf Obler, Roding RRC Power Solutions, Kirkel- Lindbach RWE Piller, Osterode SAIA, Murten Carl Schenck, Darmstadt Schiederwerk, Nürnberg SCI- Worx, Hannover SEG Elektronikgeräte, Kempen Selectron, Lyss Semrau, Tuttlingen Dr. Seufert, Karlsruhe Robert Seuffer, Calw SEW Eurodrive, Bruchsal SICAN, Hannover Sick, Reute Sick, Waldkirch Siemens, Amberg Siemens, Augsburg Siemens, Berlin Siemens, Bocholt Siemens, Bruchsal Siemens, Ditzingen Siemens, Erlangen Siemens Hannover Siemens, München Siemens, Volketswil Siemens, Zug SMA Regelsysteme, Niestetal Solectron, Herrenberg SRI Radiosystems, Durach Stahl Schaltgeräte, Waldenburg Stegmann, Donaueschingen Stemin, Königsdorf Stihl, Waiblingen Stöckert Instrumente, München Stoll, Reutlingen Karl Storz, Tuttlingen STW, Kaufbeuren SZ-Testsysteme, Amerang TAW Wuppertal Teldix, Heidelberg Telenot, Aalen Tesch, Wuppertal teststep, Konstanz Thyssen, Neuhausen Torotron Elektronik, Kirchheim TQ Systems, Seefeld Trumpf Laser, Schramberg Tuchscherer Elektronik, Ottobrunn Vogt electronic, Bruchmühlbach Wasser, Oberstenfeld Webasto, Stockdorf Weitmann + Konrad, Rosenfeld WG-Test, Herrenberg Wolf Endoskope, Knittlingen Zellweger, Uster Zollner Elektronik, Zandt

2 2 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

DiaTemDiaTem Präsentation:Präsentation:

Advanced Boundary-Scan based Board-TEST solution

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

DieDie MotivationMotivation fürfürBoundary BoundaryScan: Scan:

Wir haben komplexe Es ist wichtig für uns exakt Boards mit hunderten oder die Testabdeckung der tausenden von I/O Pins mit Netze bereits auf Design- no probe access (BGA) ! ebene zu bestimmen!

Wir haben bereits Boards mit JTAG Wir wollen unseren Funktionstest in der IC’s (z.B. FPGA, Processors) und Produktion hinsichtlich Fehlerabdeckung wollen das bisher ungenutzte Test und Fehlerdiagnose verbessern und die Coverage Potential nutzen! Reparatur rationalisieren!

Wir haben kleine Stückzah- Wir wollen die Zeit für len und hohe Typenvielfalt die Inbetriebnahme an Boards. Der Nadelbett- unserer 2..3 adapter für ICT ist deshalb Prototypen drastisch unwirtschaftlich für uns ! reduzieren !

3 3 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

IEEEIEEE StandardStandard (JTAG):(JTAG):

IEEE Std 1149.1 (1990) IEEE Standard Test Access Port and Boundary-Scan Architecture

IEEE 1149.1a (1993) Supplement to IEEE 1149.1 IEEE 1149.1b (1994) Supplement to IEEE 1149.1 (BSDL)

Web: http://www.ieee.org

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar DieDie BoundaryBoundary-Scan-Scan StrukturStruktur::

Core Logic

Internal Scan

Bypass

ID Register Test Data Input TDI TDO Test Data Output Instruction Register

TAP Controller

TCK TMS TRST (Optional)

4 4 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar DieDie BoundaryBoundary-Scan-Scan StrukturStruktur::

TDI TDI TDI TCK TCK LogicLogic TMS LogicLogic TMS TCK TDO TDO TMS

TDI TDI TCK TCK LogicLogic TMS LogicLogic TMS TDO TDO TDO

TDI / TDO daisy chain TMS TCK TRST* star configuration

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

Standard/Standard/OptionaleOptionale Instruktionen Instruktionen

Instruction Status BYPASS Standard CLAMP Optional EXTEST Standard HIGHZ Optional IDCODE Optional INTEST Optional RUNBIST Optional SAMPLE / PRELOAD Standard USERCODE Optional

5 5 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar BSDLBSDL-Definition:-Definition:

BSDL (Boundary-Scan Description Language) ist eine Sprache, die eine Beschreibung der Testmöglichkeiten in einem Bauelement zeigt, das dem IEEE Standard 1149.1B-1994 entspricht BSDL ist ein Subset von VHDL (IEEE Standard 1076-1993) BSDL beschreibt die diversen Features eines 1149.1B-1994 entsprechenden Bausteins wie IR Länge, Codes der Instructions Operationen, Private Instruktionen, ID Register, …

Beachten: Einige BSDL Bausteine aus dem Web sind nicht voll kompatibel mit dem IEEE 1149.1B-1994 standard

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar WasWas ist testbar mit mitJTAG JTAG ?? InfrastructureInfrastructure TestsTests ••Scan Scan chainchain integrityintegrity ••TAP TAP controllercontroller testtest InterconnectionInterconnection TestsTests ••Missing Missing componentcomponent ••Stuck Stuck atat 0/10/1 ••Wrong Wrong component ••Opens Opens and shorts ••Edge Edge-Connectors-Connectors

ClusteringClustering • Functional test • Functional test FunctionalFunctional TestsTests • Memory test • Memory test ••Sequential Sequential logiclogic •• AsynchronousAsynchronous logiclogic

6 6 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar JTAGJTAG --Netze:Netze:

Type 5 (VCC)

Type 1 (BScan - BScan) BScan BScan Type 2

Type 3 Type 6 BScan - Non-BScan (GND) Non- Non- Type 4 (Non-BScan BScan - Non-BScan BScan

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar TestTest vonvon JTAGJTAG --Netzen:Netzen:

Type 1 ATPG Type 2 = Type 1 + 3 Type 3 Library Clusters Type 4 Logic Clusters Type 5 ATPG Type 6 ATPG

*ATPG= Automatic test pattern generation

7 7 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

JTAG Testprinzip:

Stimulus in

Net 1

Net 2

Net 3

Net 4 Response out

Der ATPG (Automatic Test Pattern Generator) muss die Shorts, Opens, ‘Stuck at 0’ oder ‘Stuck at 1’ ermitteln

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

JTAG Testprinzip:

stimulus in

Net 1 001 001

Net 2 010 010

Net 3 011 011

Net 4 100 100 stimulus out

Alles OK

8 8 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

JTAG Testprinzip:

stimulus in

Net 1 001 011 Suspect short wires Net 2 010 011 Net 3 Shall we suspect 011 011 this wire as well ? Net 4 100 111 Stuck at 1 or open

stimulus out

Die Fehler werden erkannt, Diagnose noch ungenügend

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

JTAG Testprinzip:

stimulus in

Net 1 0 001 0 011 Suspect short wires Net 2 0 010 0 011 Net 3 Shall we suspect 1 011 1 011 NO ! this wire as well ? Net 4 1 100 1 111 Stuck at 1 or open

stimulus out Zusätzliche Tests erlauben eine vollständige Diagnose

9 9 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar Verbindungstest: Edge-Connector BS Chip BS Chip

Boundary-Scan Hardware BS Chip

Boundary-Scan Bus

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

A Connector bridging B J C T Das ‘Connector A G bridging’ erlaubt die D Erhöhung der Test Coverage ohne externe TDI TDO E digital IO’s Beim ‘Connector bridging’ werden J F Steckerpins T A zusammengeschaltet, G G

um neue testbare Netze H zu erzeugen TDI TDO

10 10 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

Cluster Definition:

BS Chip

? BS Chip BS Chip

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

EinsatzEinsatzvon vonBoundary BoundaryScan: Scan:

EinEinBeispiel Beispielmit mitJTAG: JTAG: ((eineeine Baugruppe mitnur nur2 2 JTAGJTAG IC’s,IC’s, ProzessorProzessorund FPGA)

TESTTEST CoverageCoverage mit mit BoundaryScanBoundaryScan 85%85% !!

JeJe mehrmehr JTAG-IC’s JTAG-IC’s desto desto besser besser die die Testabdeckung…Testabdeckung… trotzdemtrotzdem BOUNDARYBOUNDARY SCANSCAN istist schon schon bei bei wenigen wenigen JTAG-Komponenten JTAG-Komponenten effizient! effizient!

HeuteHeute sind sind bereits bereits 90% 90% derder neuenneuen Prozessoren Prozessoren und und 100% 100% derder FPGAFPGA ’s ’s mitmit JTAGJTAG ausgestattet.ausgestattet.

11 11 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

...weiteres Anwendungsbeispiel

1 x JTAG IC 2 x SDRAM 2 x SRAM 2 x Flash 4 x Other IC’s 8 x Connectors

Netze 427

JTAG Netze 330

Max. JTAG 77,3 % Testabdeckung ATPG 73,5 % Testabdeckung

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

DieDie DiaTemDiaTem®® TesterTester-Architektur:-Architektur:

Eine klare A Hardware Your Units A WorkStation running DiaTem JTAG Under Test Systemlösung: Controller

Engineering Station

– Eine Workstation Industrialization Station mit DiaTem Production Station UUT 1 – Ein Hardware JTAG Controller Repair & Maintenance UUT 2

– Die Prüflinge ! UUT 3

UUT 4

12 12 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

FehlerabdeckungFehlerabdeckungTestverfahren Testverfahren::

DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

Teststrategie bei „Limited Access“:

(A)OI ICT JTAG FKT

OIAOI Access Access

70 bis 95% 0 bis 90 % 20 50 70 bis 90 % F bis bis Q 50% 90% No Access No Access (Fehler- 50 bis 95% (Schlupf) bild) 0 %

- nur sichtbare - keine mecha- - derzeit nur -nur Fehler, Fehler nischen Aspekte digital die sich auf Funktion -OI großer - Stütz-C, HF - JTAG-BE auswirken Schlupf notwendig

Referenz: TECS Workshop „Testverfahren und Teststrategien“

13 13 DiaTemDiaTem Boundary Boundary ScanScan SeminarSeminar

Zuordnung der Testverfahren:

Engineering - Phase Produktion / Prüffeld

OI AOI BIST FKT ICT FP BSCAN

14 14