Serial Fabric は約 40MB/Sec が限界で VME64 又は Vme64x でも (スイッチド・シリアル・ファブリック) 最大 80MB/Sec となっております。そこで 2004 年 以降規格化されてきたのが Switched Serial Fabric を 使用した転送方式です。ここではその概要を説明します。

Total Page:16

File Type:pdf, Size:1020Kb

Serial Fabric は約 40MB/Sec が限界で VME64 又は Vme64x でも (スイッチド・シリアル・ファブリック) 最大 80MB/Sec となっております。そこで 2004 年 以降規格化されてきたのが Switched Serial Fabric を 使用した転送方式です。ここではその概要を説明します。 ミッシュのホームページが 300 種類以上のAD、DA、FPGA ボ ード を ライ ン ナップ 組込みボードユーザにベストな ソリューションを提供します SEARCH MISH 又は www.mish.co.jp New 機能別にボード バス規格別にボード 検索が可能 検索が可能 2 MISH International Co. Ltd. リニューアルされました !! 製品写真拡大も OK 各ボード製品の特徴 が記述されています。 Renewal 関連製品がリスト アップされます。 AD、DA ボードをバス規格別に 絞り込むことも簡単です。 全ての AD、DA ボードがサンプリングスピード、 分解能、チャネル数で一覧表示されます。お客様に 最適なボードをクイックサーチすることが出来ます。 別検索で AD、DA ボード 機能 を検索すると… VME/VXS/VPX ボードを機能別に 絞り込むことも簡単です。 全ての VME/VXS/VPX ボードが、機能別に一覧 表示されます。お客様のアプリに最適な一枚をお選 び頂くことが可能です。 別検索で VME・VXS・VPX バス規格 ボードを検索すると… http://www.mish.co.jp 3 Switched VME バスが開発されてから約 27 年が経過しますが、現 在でもコネクタの信頼性が求められる分野(インダスト リアル、防衛、宇宙等)では VME ボードは根強く使用 されています。しかしながら、VME バスの転送レート Serial Fabric は約 40MB/sec が限界で VME64 又は VME64x でも (スイッチド・シリアル・ファブリック) 最大 80MB/sec となっております。そこで 2004 年 以降規格化されてきたのが Switched Serial Fabric を 使用した転送方式です。ここではその概要を説明します。 スイッチド・シリアル・ チェックの機能を備 図1 シリアル通信の方式 パラレルデータ パラレルデータ ファブリックとは えています。 SERDES シリアルペア(送信データ) シリアルペア(受信データ) SERDES バックプレーンの転送レートに対し このポイント・ % (シリアライザ) 差動信号 (デシリアライザ) / てフロント側入出力のインターフェイ トゥ・ポイントの クロック クロック ス( 例 え ば FPDP, FibreChannel, SCSI, シ リ ア ル 通 信 を、 表1 ビットクロックに対する転送レート LVDS, GB Ethernet 等)は更に高速化し スイッチを使用し ビットクロックに対する転送レート ています。それに伴いバックプレーン て網目構造にした Bit Clock 1x Lane 4x Lane 8x Lane 側も高速化が求められており、従来米 ものがスイッチド・ 1 GHz 100 MB/sec 400 MB/sec 800 MB/sec 国 Mercury Computer Systems 社 の シリアル・ファブ 2.5 GHz 250 MB/sec 1 GB/sec 2 GB/sec RACEway (RACE++ で 266MB/sec) とい リックです。(図3 3.125 GHz 312 MB/sec 1.25 GB/sec 2.5 GB/sec うクロスバースイッチを使用したパラ 参照) レルのデータ転送専用バスが VME の業 各デバイスはク 図2 パケットデータの転送 界では高速なバスとして広く使用され ロスバースイッチ Header Data Payload Checksum Header Data Payload てきました。但し、更に高速な転送を を経由して同時に Checksum Header Data Payload Checksum Header Data Payload 行う為にはパラレルでは限界があり、 データ転送が可能 Checksum シリアルに移行する必要がありました。 で す。 ま た、 ク ロ そこで登場したのがスイッチド・シリ スバースイッチは 図3 スイッチド・シリアル・ファブリックの概念図 アル・ファブリック技術です。 ポ イ ン ト・ ト ゥ・ クロスバースイッチ 通常、高速シリアル通信は2本の差 ポイントの2つの Device Device 動(+/-)電圧信号を使用してデータを デバイスを同時に 転送します。(図1参照) 接続する為、パケッ Device Device この場合のビットレートは一般的に ト・ ル ー テ ィ ン グ 1GHz, 2.5GHz, 3.125GHz 等のビットレー 情報を使用して Device Device トとなります。また、送信側はシリアラ データの転送先を イザで 8B/10Bエンコードを使用して 切り替えます。 8bit データを 10bit に符号化します。よっ て、シリアルの通信レートは実質 80% スの規格です。VXSは従来の 6U VME ボー ANSI/VITA の規格に関して の転送レートとなります。ビットクロッ ドの P0 コネクタを使用して高速のシリ クが 1GHz の場合、転送レートは実質 スイッチド・シリアル・ファブリッ アル通信を行います。各 VME ボードは 800Mbps (=100MB/sec) となります。 ク の 規 格 は 米 国 規 格 協 会 ANSI ペイロードカードと呼ばれ2つの 4x VXS シリアル通信ではデータ(ヘッダ、 (American National Standards Institute) ポート(ポート A と B)を備えており、 フッタ含む)は全てパケットデータとし で規格化されています。 各リンクは 2.5Gbps 又は 3.125Gbps で動 て転送されます。(図2参照)この時の 作します。また、スイッチカードを使用 転送プロトコルは各規格により異なりま VITA 41 (VXS) することで複数枚のペイロードカードを す。また、ほとんどのプロトコルはエラー VITA 41 は VME バスを拡張した VXS バ 接続することができます。 4 MISH International Co. Ltd. MISH Tech Journal 2008 WINTER い7列のハイスピードコネクタ(最大 6.25Gbps)が各ボードに搭載されてい VXS/VPX のバックプレーン ます。VPX システムは 5GB/sec 以上の 性能を備えたフル・スイッチド・シリ VXS/VPX はバックプレーン経由で高 アル・ファブリックです。 速シリアル通信を行う為、従来の VME (又は VME64)のバックプレーンを使 VXS ボード外観 用する事はできません。 下図に4スロットの VXS バックプ VITA 41 では下記通信プロトコルが規 レーンの図を示します。 格化されています。 図5 4スロット VXS バックプレーン VITA 41.1:Infi niBand VITA 41.2:Serial RapidIO VITA 41.3:Gigabit Ethernet VPX ボード外観 VITA 41.4:PCI Express VITA 46 では下記通信プロトコルが VITA 41.5:Aurora 規格化されています。 P0:VXS用の ス イッチ カ ード ハイスピー 用 の コ ネ ク タ VITA 46.3:Serial RapidIO ド コ ネ ク タ 図4 VXS のプロトコル規格 VITA 46.4:PCI Express VXS.O Provisional Standard Base specification Mechanical, power, etc. Active Draft Standard VITA 46.5:Hypertransport(予備) Reserved for Future Use VXS.1 VITA 46.6:Gigabit Ethernet(予備) 4X lnfiniBand Link Technology VITA 46.7:10Gbit Ethernet(予備) また、更に拡張したバックプレーン VXS.2 4X Serial RapidlO Link Technology VITA 46.8:Infi niband(予備) は下の写真の様に中央にスイッチカー VXS.3 1/10 Gigabit Ethernet Link Technology ドのスロットが2つあり、1枚のス VXS.4 VITA 48 (VPX REDI) イッチカードで 18 枚のペイロードカー 4X PCI Express Link Technology VITA 48 は VPX の耐環境拡張仕様の ドを 4x Link で接続します。もう1枚 VXS.5 4X Aurora Link Technology 規 格 Ruggedized Enhanced Design のスイッチカードでもう一方の 4x Link VXS.6 1X Gigabit Ethernet Control Channel Layer Standard Implementation (REDI) です。VPX REDI を接続します。 VXS.7 は冷却仕様を拡張したものでミリタ Redundant Processor Mesh for VXS リー用途に特化した仕様です。 VXS.10 Live Insertion Specification VXS.11 Rear Transition Module Specification これらプロトコルの中で、市場で多 く使用されているのは Serial RapidIO VPX REDI ボード外観 18 スロット VXS バックプレーン外観 又はオーバーヘッドの少ない Aurora で す。Serial RapidIO は RapidIO Trade VITA 42 (XMC) VPX のバックプレーンで各ボード間 Association により策定された高速シリ VITA 42 は PMC (PCI Mezzanine Card) で使用される通信プロトコルの概略イ アル・インターフェイスの規格です。 の拡張仕様で高速シリアル・スイッチ メージを下図に示します。 元 々 は 米 Motorola 社 と 米 Mercury ド・プロトコルを備えたメザニンカー Computer Systems 社により開発され ドです。VXS 又は VPX のボード上に搭 た RapidIO 技術をベースとしています。 載して使用します。 Aurora は米 Xilinx 社により開発された RocketIO の MGT ブロックを使用した 高速シリアル通信プロトコルです。 図6 VPX で各ボード間に適した通信プロトコル Xilinx 社より無償で提供される IP コア Backplane Links を使用することができますので最も初 Point-to-point domain I/O expansion Input/output Input/output 期投資が少なく済みます。 FPGA/CPU Switch IO domain (split) FPGA FPGA CPU CPU VITA 46 (VPX) Distributed domain VITA 46はスイッチド・シリアル・ファ ブリックに特化した新しい規格 VPX で Control plane GbEthernet す。VPX は従来の VME とは互換性の無 http://www.mish.co.jp 5 MISH の MISH の取り扱い製品群の中には海外の優れたスイッチ シリアル・ファブ ド・シリアル・ファブリック製品があります。 リック対応製品 ここではその一部を紹介します。 XMC:Dual 4x Gbit serial Model7150 シリーズ、Model7140シリー Model4207(VXS) Front Panel I/O: Dual Gbit Ethernet, Quad RS-232 ズ、Model7142 シリーズ等を搭載する Model4207 は VXS に対応した PowerPC FPGA (option):Xilinx Virtex-4 ことで無線通信のプラットフォームとし I/O プロセッサボードです。 High-speed Front Panel I/O (option): て使用することができます。 Dual Fibre Channel 4Gbps FPGA FibreChannel PCIe to PCI コントローラ ブリッジ VXS (option): 4X full duplex link×2ポー MPE730 (VPX) ト 1.25GB/sec/port MPE730 は VPX に 対 応 し た Serial クロスバー スイッチ 中央に配置されたクロスバースイッチ RapidIO の PowerPC プロセッサボードです。 Power PC が VXS, XMC, PowerPC, FPGA, 光 I/O 間を PowerPC VME インター Serial RapidlO 相互に接続します。信号処理プロセッサ フェイス クロスバースイッチ として米 Freescale Semiconductor 社製 PCI ブリッジ XMC VXS XMC PCI ブリッジ デュアルコアPowerPCプロセッサ Model4207 ボード外観 MPC8641D が搭載されており、またオ PCIe スイッチ プションで Xilinx 社 FPGA Virtex-4 を追 Power 仕様: 加する事ができますので強力なスイッチ PC Processor:MPC8641/8641D 1.33GHz ド・ファブリック信号処理ボードとして PCIe- Memory:1GB DDR2 SDRAM 使用する事ができます。XMC/PMC サイ PC ブリッジ PMC:64bit/100MHz トが2スロットあり、XMC に対応した XMC VPX XMC PowerPC MPE730 ボード外観 図7 Model4207 の内部ブロック図 図8 MPE730 ボードブロック図 XMC/PMC 光 I/O オプション RS-232C XMC/PMC メザニンサイト メザニンサイト Gb Ethernet GbE GbE PowerPC プロセッサ 1GB 1GB 1GB 1GB FrontPanel I/O FrontPanel I/O FrontPanel I/O FrontPanel I/O FrontPanel I/O DDR2 DDR2 DDR2 DDR2 2 2 SDRAM SDRAM SDRAM SDRAM Dual Dual MPC8641 Quad PMC PMC Single/Dual Core XMC Optical Gigabit RS-232C XMC MPC8641D MPC8641D Interface Ethernet PMC PPC PPC PMC 1000bT DDR2 DDR2 2 Site XMC XMC Site SDRAM SDRAM P14 1GB 1GB To J16 J15 J25 J26 PCI Bridge PCI Bridge FLASH DMA Real Time FPGA Fibre 128MB Clock PCI-X Channel, Serial FPDP, Bus 0 PCIe or 8x 8x System Control (64 Bits, SRIO... SRIO PCI-X Bus 1 PCI-X PCIe- PCI-X Node -PCIe PCI-X -VME 100 MHz) (64 Bits, 100 MHz) Xilinx Virtex-5 PCIe to FF1153 PCI-X Bridge Y Y 2x 2x Dual 4 Gbit Fibre Channel 64 Controller 4x 4x 4x 4x PROTOCOL TRANSPARENT 4x CROSSBAR Virtex-4 FPGA SWITCH 4x GbE 20 Diff PCIe 4sRIO 20 Diff VME GbE VME64x FX60 or FX100 Interface (P4) Pairs x4/8 x4(P1) Pairs 2eSST (P4) (P5/6) (P3) & Optional (P3/4) (P2) 2sRIO 2x 4x 4x Gigabit DDR2 DDR2 x4(P6) FibreChannel オプ FLASH P2 VME64x ENET-x VXS VITA 41 128MB SDRAM SDRAM ション(JBOD 接続用) 1GB 1GB PCIe x8 Differential Pairs PCIe x4 GbE VME64x インターフェイス 4x Gigabit クロス FPGA オプション Serial Rapld IO x4 PCI-X64-bit 133MHz バースイッチ 6 MISH International Co. Ltd. MISH Tech Journal 2008 WINTER 仕様: アブレードをインストールしてシステ スイッチブレードには8ポートの 4x Processor: Dual MPC8641D 1.0, 1.33, ムを構築します。キャリアブレードに sRIO ポ ー ト を 持 っ た Tundra 社 製 1.5GHz は各種 AMC モジュールを4枚搭載す Tsi578 を3個搭載しており、キャリア Memory:1GB DDR2 SDRAM る事ができます。 ブレード間をクロスバースイッチで接 PMC:PCI-X 133MHz 続します。また、ホストプロセッサ又 Ensemble XMC:PCIe x4/x8, sRIO x4 はハードディスクドライブ用に2つの BCC-201 Quad Front Panel IO: Dual Gbit Ethernet, AMC ベイが装備されています。 AMC キャリア 4x RS232 これらの AMC モジュールを搭載した ブレード Back plane:VME:2eSST (P2) キャリアブレードを Serial RapidIO のク sRIO:x4 (P1) 3.125Gbps ロスバースイッチで各 AMC モジュール Ensemble PCIe:x4/x8 (P3) 間の高速データ同時転送を可能にしま MPC-102 GbEthernet:1000Base-T (P4) す。また、最大56 枚までの AMC をスケー Dual-Core 8641D ラブルに拡張することが可能です。 AMC モジュール MPE730 の心臓部となるのは左右に位 また、Ensemble ATCA Platform には 置 す る Freescale 社 製 デ ュ ア ル コ ア 専用のミドルウェアパッケージが提供 Ensemble PowerPC プ ロ セ ッ サ MPC8641D で す。 されており、スイッチド・ファブリッ MPQ-101 MPC8641D は 2.5GHz で動作可能な x8 の ク環境に最適化された API ライブラリ PowerQUICC III PCIe をサポートしており PCIe のクロス 及びソフトウェア・ユーティリティを AMC モジュール バースイッチ(青色)経由で VPX への高 使用する事でユーザのアプリケーショ 速 デ ー タ 転 送 を 可 能 に し ま す。 ま た、 ン開発を加速することが可能です。 Ensemble MTI-203 MPC8641D は 3.125GHz で動作可能な x4 DSP FPGA Signal/ の Serial RapidIO (sRIO) もサポートして Video Processing いますので sRIO のクロスバースイッチ AMC モジュール (オレンジ色)経由で P 1 ファブリック ポ ー ト に 接 続 し ま す。 本 ボ ー ド に は Ensemble XMC/PMC サイトが2スロットあり同様 MXI-205 Xilinx にクロスバースイッチを経由してバック V5 FPGA AMC プレーン(VPX)への高速転送が可能です。 モジュール BSW-201 RapidIO/GigE スイッチブレード MPE730 は VPX REDI に対応していますの で航空機などへの搭載が可能です。 各キャリアブレードはSerial RapidIO のスイッチブレードを経由して各AMC Ensemble ATCA を同時に相互接続します。 Platform Ensemble ATCA Platform は Serial RapidIO を 使 用 し た AdvancedTCA 向 図9 Ensemble ATCA プラットフォーム構成図 けのシステムプラットフォームです。 AMCs AMCs FPGA Backplane PowerPC Compute Node Node FPGA PowerPC Compute Node 4 4 Node FPGA PowerPC Compute Node Node FPGA Serial PowerPC Compute Node RapidIO Node Switch AMCs Fabric AMCs DSP Node I/O Module DSP Node 4 4 I/O Module Ensemble ATCA プラットフォーム外観 DSP Node I/O Module Control DSP Node I/O Module 1 GE Switch 2スロット、5スロット、14 スロッ 8 8 トの ATCA シャーシが準備されており、 Chassis 各シャーシに Serial RapidIO のキャリ Management 8 8 Shmm/IPMI http://www.mish.co.jp 7 ソ フトウェア WiMAX, LTE (3.9G), 4G 等の次世代の通信規格の登場 で無線信号の帯域が更に広帯域になり、ソフトウェア無 線で取り扱う信号も更なる広帯域化が求められている。 無線 ここでは、ソフトウェア無線の概要とソフトウェア無線 向けシステムプラットフォームを紹介します。 (Software Defi ned Radio) RF チューナで IF に変換され AD
Recommended publications
  • Protocol Analyzer
    Protocol Analyzer TPI4000 Series Datasheet Features & Benefits Multiple Protocols and Test Functions in a Single Instrument User-customizable and Configurable Protocol Database Simultaneous Analysis, Generation, and Statistics True 100% Line Rate Traffic Capture and Optional Traffic Generation Time-correlated Views and Triggers across Every Port and Protocol “Drag and Drop” Ease of Use for Triggering and Filtering Bit-level Control of Generated Traffic Actual Statistics (Total Population, not Sampling) Applications Protocol Compliance Stress Testing Communication Compatibility Performance Optimization Interoperability Testing Datasheet One Instrument – Multiple Functions Meet Your Performance Requirements The TPI4000 Series provides multiple test functionality within a single piece At speeds up to 10 Gb/s, test at full line rate to ensure your design hits its of hardware making it the most versatile serial tester on the market. performance requirements. A single TPI4000 protocol analyzer can handle: TheUltimateHigh-speed Serial Test and Protocol Analysis: Guaranteed 100% full line rate capture Debug Platform Multiple Protocols: Support for Ethernet, Fibre Channel, Serial RapidIO, Serial FDPD, Avionics Full-duplex Switched Ethernet (AFDX), and others Reduce Time to Market with Faster Analysis and Debug including custom protocols The nature of serial debug is that you may have problems that show up Traffic Generation: Test your device with good and bad protocol data only after days or weeks of testing. These types of problems are hard Impairment Testing: Introduce extreme delay conditions into your system to simulate or capture. However, with the TPI4000 Series’ advanced to see debugging functions, including state-of-the-art triggering and filtering, you Bit Error Rate Testing: Detect errors that exceed 10–12 can find even the most obscure problems fast.
    [Show full text]
  • Abkürzungs-Liste ABKLEX
    Abkürzungs-Liste ABKLEX (Informatik, Telekommunikation) W. Alex 1. Juli 2021 Karlsruhe Copyright W. Alex, Karlsruhe, 1994 – 2018. Die Liste darf unentgeltlich benutzt und weitergegeben werden. The list may be used or copied free of any charge. Original Point of Distribution: http://www.abklex.de/abklex/ An authorized Czechian version is published on: http://www.sochorek.cz/archiv/slovniky/abklex.htm Author’s Email address: [email protected] 2 Kapitel 1 Abkürzungen Gehen wir von 30 Zeichen aus, aus denen Abkürzungen gebildet werden, und nehmen wir eine größte Länge von 5 Zeichen an, so lassen sich 25.137.930 verschiedene Abkür- zungen bilden (Kombinationen mit Wiederholung und Berücksichtigung der Reihenfol- ge). Es folgt eine Auswahl von rund 16000 Abkürzungen aus den Bereichen Informatik und Telekommunikation. Die Abkürzungen werden hier durchgehend groß geschrieben, Akzente, Bindestriche und dergleichen wurden weggelassen. Einige Abkürzungen sind geschützte Namen; diese sind nicht gekennzeichnet. Die Liste beschreibt nur den Ge- brauch, sie legt nicht eine Definition fest. 100GE 100 GBit/s Ethernet 16CIF 16 times Common Intermediate Format (Picture Format) 16QAM 16-state Quadrature Amplitude Modulation 1GFC 1 Gigabaud Fiber Channel (2, 4, 8, 10, 20GFC) 1GL 1st Generation Language (Maschinencode) 1TBS One True Brace Style (C) 1TR6 (ISDN-Protokoll D-Kanal, national) 247 24/7: 24 hours per day, 7 days per week 2D 2-dimensional 2FA Zwei-Faktor-Authentifizierung 2GL 2nd Generation Language (Assembler) 2L8 Too Late (Slang) 2MS Strukturierte
    [Show full text]
  • Optimizing Radar and Advanced Sensor Functions with Fpgas
    White Paper Optimizing Radar and Advanced Sensors Functions With FPGAs Introduction Modern warfare in urban and coastal environments depends heavily upon situational awareness. Soldiers in the air, at sea, and on the ground need to understand the environment around them and identify threats as early as possible. State-of-the-art military sensors have unprecedented requirements in the volume of environmental data to be measured and processed. To handle this data and provide “actionable intelligence” to the soldier as soon as possible, sensor system logic requires optimized combinations of logic and digital signal processing (DSP) density, high-speed transceivers, power-versus-performance design flexibility, and high-assurance design flow to meet end-user requirements. As shown in Figure 1, radar systems are used in many different platform sizes, both military and non-military. As more of these systems adopt array and conformal array technologies, the digital logic requirements of these systems will increase, and need to fit into smaller components and boards. Figure 1. Radar Applications Altera’s simple and reliable tool flow, intellectual property (IP) library, and power efficient logic devices are highly advantageous to designers in the military-focused advanced sensor market. Convergence of Military Electronics Systems Military systems and vehicles traditionally have housed many separate electronic subsystems. Among the most sophisticated of these are targeting radar, surveillance radar, electronic warfare and countermeasures, imaging, and radio communications equipment. As shown in Figure 2, these functions have been converging in many military systems, utilizing multi-mode active electronically scanned arrays (AESA). This increases the digital- and state-logic requirements of the system significantly, and demands industry responses with more sophisticated fixed and programmable logic devices (PLDs).
    [Show full text]
  • FP6 OPTICON Final Report
    Final Report OPTICON Optical Infrared Co-ordination Network for Astronomy Integrating Activity implemented as Integrated Infrastructure Initiative Contract number: RII3-CT-2004-001566 Project Co-ordinator: Professor Gerard Gilmore, The Chancellor, Masters and Scholars of the University of Cambridge. Project website: www.astro-opticon.org Project Duration: 60 months from 01-01-2004 to 31-12-2008 Project funded by the European Community under the “Structuring the European Research Area” Specific Programme Research Infrastructures action Table of contents A. ACTIVITY REPORT ........................................................................................................................................ 3 1. PROGRESS REPORT..................................................................................................................................... 4 2. LIST OF DELIVERABLES.......................................................................................................................... 114 B. MANAGEMENT REPORT (FINANCIAL INFORMATION)..................................................................... 127 1. SUMMARY FINANCIAL REPORT ................................................................................................... 128 A. ACTIVITY REPORT 1. FINAL REPORT 1.1 SUMMARY OF THE ACTIVITIES AND MAJOR ACHIEVEMENTS 1.2 MANAGEMENT ACTIVITY 1.3 NETWORKING ACTIVITIES (OTHER THAN MANAGEMENT) 1.3.1 NA2: COORDINATION AND INTEGRATION OF ENO FACILITIES 1.3.2 NA3: STRUCTURING EUROPEAN ASTRONOMY 1.3.3 NA4: MECHANISMS FOR SYNERGY
    [Show full text]
  • Serial Front Panel Data Port (FPDP) Draft Standard VITA 17.1 – 199X
    Serial Front Panel Data Port (FPDP) Draft Standard VITA 17.1 – 199x Draft 0.6 January 30, 2002 This draft standard is being prepared by the VITA Standards Organization (VSO) and is unapproved. Do not specify or claim conformance to this draft standard. VSO is the Public Domain Administrator of this draft standard and guards the contents from change except by sanctioned meetings of the task group under due process. VITA Standards Organization 7825 East Gelding Drive, Suite 104 Scottsdale, AZ 85260 Ph: 602-951-8866 Fx: 602-951-0720 URL: http://www.vita.com Table of Contents Chapter 1- Introduction..........................................................................................................................5 1.1 Standard Terminology.............................................................................................................5 Chapter 2 - Scope and Purpose.............................................................................................................7 2.1 Scope ......................................................................................................................................7 2.2 Purpose ...................................................................................................................................7 2.3 References ..............................................................................................................................7 Chapter 3 ..............................................................................................................................................8
    [Show full text]
  • Curtiss-Wright / VMETRO Powermidas
    Full-service, independent repair center -~ ARTISAN® with experienced engineers and technicians on staff. TECHNOLOGY GROUP ~I We buy your excess, underutilized, and idle equipment along with credit for buybacks and trade-ins. Custom engineering Your definitive source so your equipment works exactly as you specify. for quality pre-owned • Critical and expedited services • Leasing / Rentals/ Demos equipment. • In stock/ Ready-to-ship • !TAR-certified secure asset solutions Expert team I Trust guarantee I 100% satisfaction Artisan Technology Group (217) 352-9330 | [email protected] | artisantg.com All trademarks, brand names, and brands appearing herein are the property o f their respective owners. Find the Curtiss-Wright / VMETRO M2200SR2/128 at our website: Click HERE PowerMIDASTM PMC I/O Subsystem for RACE++/RACEway & VMEbus ...essentially about bridging between: • PMC PMC • PMC Disk Recording • PMC RACE PowerMIDAS www.vmetro.com 1 Artisan Technology Group - Quality Instrumentation ... Guaranteed | (888) 88-SOURCE | www.artisantg.com PowerMIDASTM PMC I/O Subsystem for RACE++/RACEway & VMEbus FEATURES • 266 MBytes/sec RACE++ 2nd generation RACEway compatible • Dual-Port RACE using two PXB++ (optional) • Twin 64-bit PCI buses each with 266 MBytes/sec bandwidth • 100 MHz i960RN I/O processor with 532 MBytes/sec Local Memory bandwidth • Twin i960RN version gives > 1 GByte/sec Memory bandwidth • One or two MPC 8240 PowerPC allows protocol- intensive I/O processing • “Swinging Buffers” operation for continuous Data Acquisition applications i960RN: max MB/s • Onboard Fast Ethernet I/F For streaming oriented applications • Ruggedized and Extended temperature range versions available A central element of the PowerMIDAS is the Intel i960RN processor.
    [Show full text]
  • Curtiss-Wright / Systran Fibrextreme Manual (Pdf)
    Full-service, independent repair center -~ ARTISAN® with experienced engineers and technicians on staff. TECHNOLOGY GROUP ~I We buy your excess, underutilized, and idle equipment along with credit for buybacks and trade-ins. Custom engineering Your definitive source so your equipment works exactly as you specify. for quality pre-owned • Critical and expedited services • Leasing / Rentals/ Demos equipment. • In stock/ Ready-to-ship • !TAR-certified secure asset solutions Expert team I Trust guarantee I 100% satisfaction Artisan Technology Group (217) 352-9330 | [email protected] | artisantg.com All trademarks, brand names, and brands appearing herein are the property o f their respective owners. Find the Curtiss-Wright / Systran SL240 at our website: Click HERE ® SL100/SL240 Hardware Reference for PCI, PMC, and CPCI Cards Document No. F-T-MR-S2PCIPMC-A-0-AI Artisan Technology Group - Quality Instrumentation ... Guaranteed | (888) 88-SOURCE | www.artisantg.com Artisan Technology Group - Quality Instrumentation ... Guaranteed | (888) 88-SOURCE | www.artisantg.com FOREWORD The information in this document has been carefully checked and is believed to be accurate; however, no responsibility is assumed for inaccuracies. Curtiss-Wright Controls, Inc. reserves the right to make changes without notice. Curtiss-Wright Controls, Inc. makes no warranty of any kind with regard to this printed material, including, but not limited to, the implied warranties of merchantability and fitness for a particular purpose. ©Copyright 2007 Curtiss-Wright Controls, Inc. All rights reserved. SL100/SL240 Dual-Port Memory FIFO U.S. Patent #6,259,648. All Curtiss-Wright LinkXchange products referred to in this document are protected by one or both of the following U.S.
    [Show full text]
  • Serial Port Protocol Analyzer
    Serial Port Protocol Analyzer Adventitious or affronted, Ez never wadings any tromometers! Berberidaceous Juergen outjest gratingly while Merrel always blots his disuses gluttonising roaringly, he instigate so stolidly. Dominical Odie wall no tangent disillusionise stunningly after Duke lallygagging despondingly, quite droughtiest. Thank you all serial port to exchange or drag with performance measurements on our main menu selection that matches your device so on contents to the oscilloscope Free Network Protocol Analyzer Features. TOP 5 Serial Port Monitors software DEV Community. Hardware serial port communication monitor One Transistor. Serial Port Monitors Top 10 apps and their features you need. FREE RS232 Serial Monitor Protocol Analyzer Terminal. Protocol analyzers Test and measurement software. This instrument is also referred to as Protocol within WaveForms Prerequisites A Digilent Test Measurement Device with Digital InputOutput Channels Analog. Unbounded Labs Protocol Analyzer Manual. Until the data quickly see the following screen, which will appear as you. The already feature which meant sometimes called port mirroring or port monitoring selects network traffic for analysis by special network analyzer The network analyzer. Dce as protocol packets are already opened by another protocol is asynchronous sampling fast and protocols into memory resources. To monitor our serial monitor is either true knowledge it intercepts calls between an application and a serial port driver. Also lets you are usually inexpensive thanks for the async signal analysis, with a com interface. In 1995 and replaces the serial parallel mouse and keyboard ports. Simply running the above to save a variety of. Your it will expedite your own this software such as well as shown below to install the older versions are quite a quality while trying for? RS232 Sniffer Serial Protocol Analyzer EZ-Tap Pro.
    [Show full text]
  • CMC Hardware Reference Manual
    SL100X/SL240X Hardware Reference for Carrier and Rehostable CMC FPDP Cards Document No. F-T-MR-S3FPDP##-A-0-A3 FOREWORD The information in this document has been carefully checked and is believed to be accurate; however, no responsibility is assumed for inaccuracies. Systran reserves the right to make changes without notice. Systran makes no warranty of any kind with regard to this printed material, including, but not limited to, the implied warranties of merchantability and fitness for a particular purpose. Copyright 2003, Systran Corporation. All Rights Reserved. SL100/SL240 Dual-Port Memory FIFO U.S. Patent #6,259,648 ® is a registered trademark of Systran Corporation. ® is a registered trademark of Systran Corporation. ® is a registered trademark of Systran Corporation. ® is a registered trademark of Systran Corporation. Any reference made within this document to equipment from other vendors does not constitute an endorsement of their product(s). Revised: August 12, 2003 Systran Corporation 4126 Linden Avenue Dayton, OH 45432-3068 USA (800) 252-5601(U.S. only) (937) 252-5601 FCC This product is intended for use in industrial, laboratory or military environments. This product uses and emits electromagnetic radiation, which may interfere with other radio and communication devices. The user may be in violation of FCC regulations if this device is used in other than the intended market environments. CE As a component part of another system, this product has no intrinsic function and is therefore not subject to the European Union CE EMC
    [Show full text]
  • SL100/SL240 API Guide Document No
    ® SL100/SL240 API Guide Document No. F-T-ML-S2AP1###-A-0-A9 FOREWORD The information in this document has been carefully checked and is believed to be accurate; however, no responsibility is assumed for inaccuracies. Curtiss-Wright Controls, Inc. reserves the right to make changes without notice. Curtiss-Wright Controls, Inc. makes no warranty of any kind with regard to this printed material, including, but not limited to, the implied warranties of merchantability and fitness for a particular purpose. ©Copyright 2008, Curtiss-Wright Controls, Inc. All Rights Reserved. ® is a registered trademark of Curtiss-Wright Controls, Inc. All Rights Reserved. VxWorks® is a registered trademark of Wind River Systems. Tornado® is a registered trademark of Wind River Systems. Windows® is a registered trademark of the Microsoft Corporation. Sun, Sun Microsystems, Sun WorkShop Compilers C, and Solaris are trademarks or registered trademarks of Sun Microsystems, Inc. Any reference made within this document to equipment from other vendors does not constitute an endorsement of their product(s). Revised: July 9, 2008 Curtiss-Wright Controls Embedded Computing Data Communications Center 2600 Paramount Place Suite 200 Fairborn, OH 45324 USA (800) 252-5601(U.S. only) (937) 252-5601 TABLE OF CONTENTS 1. INTRODUCTION...................................................................................................................................... 1-1 1.1 How to Use This Manual.........................................................................................................
    [Show full text]
  • FP6 OPTICON Third Annual Report
    3rd Annual Report OPTICON Optical Infrared Co-ordination Network for Astronomy Integrating Activity implemented as Integrated Infrastructure Initiative Contract number: RII3-CT-2004-001566 Project Co-ordinator: The Chancellor, Masters and Scholars of the University of Cambridge. Contact person: Professor Gerard Gilmore Project website: www.astro-opticon.org Reporting period: from 01-01-2006 to 31-12-2006 Project funded by the European Community under the “Structuring the European Research Area” Specific Programme Research Infrastructures action Table of contents A. ACTIVITY REPORT ........................................................................................................................................ 3 1. PROGRESS REPORT..................................................................................................................................... 4 2. LIST OF DELIVERABLES.......................................................................................................................... 127 3. USE AND DISSEMINATION OF KNOWLEDGE............................................................................................. 130 ANNEXES ........................................................................................................................................................ 138 D. DETAILED IMPLEMENTATION PLAN FOR THE NEXT 18 MONTHS................................................ 139 A. ACTIVITY REPORT 1. PROGRESS REPORT 1.1 SUMMARY OF THE ACTIVITIES AND MAJOR ACHIEVEMENTS 1.2 MANAGEMENT ACTIVITY 1.3 NETWORKING
    [Show full text]
  • Fiber Optic Interface
    Agilent E1438 VXI 100 MSa/s ADC with filters and memory User’s Guide Agilent Technologies Part Number E1438-90010 Printed in U.S.A. Print Date: December 2002, Fifth Edition © Agilent Technologies, Inc. All rights reserved. 8600 Soper Hill Road, Everett, Washington 98205-1209 U.S.A. Notices The information contained in this manual is subject to change without notice. Agilent Technologies makes no warranty of any kind with regard to this manual, including, but not limited to, the implied warranties of merchantability and fitness for a particular purpose. Agilent Technologies shall not be liable for errors contained herein or direct, indirect, special, incidental, or consequential damages in connection with the furnishing, performance, or use of the material. TRADEMARKS Windows®, MS Windows®, Windows NT® are U.S. registered trademarks of Microsoft Corporation. WARRANTY A copy of the specific warranty terms applicable to your Agilent Technologies product and replacement parts can be obtained from your local Sales and Service Office. This document contains proprietary information which is protected by copyright. All rights are reserved. No part of this document may be photocopied, reproduced or translated to another language without the prior written consent of Agilent Technologies, Inc.. This information contained in this document is subject to change without notice. Use of this manual and CD-ROM supplied for this pack is restricted to this product only. Additional copies of the programs can be made for security and back-up purposes only. RESTRICTED RIGHTS LEGEND Use, duplication or disclosure by the U.S. Government is subject restrictions as set forth in subparagraph (c)(1)(ii) of the Rights in Technical Data and Computer Software clause in DFARS 252.227-7013 Agilent Technologies, Inc.
    [Show full text]