276 Art P Kaveri 54-65
Total Page：16
File Type：pdf, Size：1020Kb
PROVE Processori L’architettura che segna un nuovo passo evolutivo nello sviluppo Amd dei processori eterogeneei Di Michele Braga KAVERI54 PC Professionale - Marzo 2014 PROVE Processori SALTO IN AVANTI PC Professionale - Marzo 2014 55 PROVE Processori l 14 gennaio scorso al Ces di Las Vegas, Amd ha annunciato la terza generazione di processori Apu e la sua disponibilità immediata sul mercato. Realizzate sulla base Idel progetto Kaveri, le nuove unità sanciscono una triplice evoluzione rispetto a quanto visto sino a oggi e una pietra miliare nello sviluppo delle architetture di calcolo eterogenee. Nel 2006 l’azienda di Sunnyvale ha avviato il programma Fusion, poi rinominato Hsa, con l’obiettivo di sviluppare un singolo chip capace di amalgamare al suo interno le componenti Cpu e Gpu. Un traguardo da raggiungere in più passaggi e molto ambizioso per l’epoca, ma che doveva servire a porre le basi per arrivare al naturale incastro e alla cooperazione di due architetture molto diverse tra loro in una singola entità. Ogni passo avanti nello sviluppo di questi processori permette di creare unità di calcolo che esaltano le caratteristiche chiave di entrambe le soluzioni. Per scoprire se e come cambia l’esperienza dell’utente finale, abbiamo messo a confronto tra loro una Apu con architettura Kaveri, una di tipo Richland e un processore Intel collocato nella stessa fascia di prezzo delle due soluzioni Amd. Nell’ambito delle architetture di calcolo ottimizzata, come ad esempio una Cpu sviluppo imperniato sul ruolo centra- il termine Apu – Accelerated Processing (Central Processing Unit) di tipo classico. le della Cpu che in origine era la vera Unit – identifica un concetto molto pre- Si tratta senza dubbio di una soluzione e sola unità di calcolo programmabile. ciso, mentre la sua implementazione elegante ed efficiente sulla quale tutti i Le funzioni hardware e gli stessi mo- pratica è ancora in fase di sviluppo e produttori stanno investendo, ma la sua delli di programmazione del software, maturazione. Possiamo considerare la realizzazione è tutt’altro che semplice, ancora oggi, fanno riferimento a questo Apu come un processore centrale – di soprattutto nel settore informatico dei elemento come centro nevralgico dello un computer o più in generale di un computer classici. Se da un lato il pro- strumento informatico. La Cpu può dispositivo elettronico – che include gresso tecnologico nella produzione del essere utilizzata per svolgere qualsiasi più unità di calcolo diverse e proget- silicio ha permesso di incrementare la tipo di elaborazione, ma nella maggior tate per accelerare elaborazioni di tipo densità di transistor e delle funzioni parte dei casi quest’ultima non avviene specifico. L’utilizzo di architetture spe- presenti nei processori, dall’altro l’im- nel modo più efficiente. cializzate come Gpu (Graphics Processing plementazione di architetture comples- Amd è una delle aziende più attive nel Unit) o Fpga (Field Programmable Gate se come quelle delle Apu ha messo in processo di innovazione delle architet- Array) permette di ottenere prestazioni luce i problemi legati allo sviluppo e ture eterogenee, ovvero composte da superiori a quelle ottenibili utilizzan- adeguamento del software. strutture di calcolo e supporto ottimiz- do un’unità di calcolo generica e non La piattaforma Pc ha seguito uno zate per compiti specifici. APU CPU GPU FPGA (Accelerated Processing Unit) (Central Processing Unit) (Graphics Processing Unit) (Field Programmable Gate Array) È un processore che amalga- È il processore “classico” la È il processore una volta dedicato prettamente È un circuito integrato le cui funzio- ma al suo interno architetture cui architettura si adatta all’elaborazione della grafica e oggi sempre più nalità sono programmabili attraverso derivanti da quelle Cpu e Gpu a qualunque tipo di ela- utilizzato anche per elaborazioni di tipo generico. strumenti software. Queste architet- classiche, per sfruttare in mo- borazione, ma è efficace Le architetture per la grafica hanno il pregio di ture permettono l’implementazione do sinergico le potenzialità ed efficiente in modo essere molto efficienti nell’elaborazione parallela di funzioni logiche anche molto di entrambe in base al tipo di particolare nei calcoli di grazie all’utilizzo di centinaia di core di calcolo complesse e sono caratterizzate da elaborazione da eseguire. tipo seriale. coordinati per operare su ampi blocchi di dati. un’elevata scalabilità. GLOSSARIO 56 PC Professionale - Marzo 2014 PROVE Processori L’EVOLUZIONE DElla PiaTTaforMA AMD Athlon + 780G LLANO TRINITY - RICHLAND KAVERI CPU CPU CPU CPU UNB UNB t i t i b Doppio b Doppio Doppio 6 6 5 5 NB canale di 2 canale di canale di 2 memoria L memoria memoria CL C F F Hyper FCL 128 bit IOMMU Transport IOMMU Radeon Radeon Radeon IGP GPU Memory GPU Memory GPU Memory Bus Bus Bus 2011 2011 2012/2013 2014 Il progetto Hsa è in sviluppo da molti anni. Dopo l’acquisizione di Ati da parte di Amd, l’azienda di Sunnyvale ha fatto passi progressivi per integrare nel processore funzioni che solo oggi permettono di avere un’architettura nella quale Cpu e Gpu possono interagire e operare in sinergia sulle informazioni da elaborare. La fondazione Hsa (Heterogeneous Sy- organizzativa della piattaforma Pc: non di accedere al controller di memoria stem Architecture) è nata con lo scopo di più una Cpu, un chipset e una Gpu co- attraverso un canale a bassa latenza e supportare gli sviluppatori hardware e me unità distinte, ma un solo processore con un’alta banda di trasmissione dati. software con la consapevolezza che il e un chipset al quale è demandata la ge- Siamo ancora in uno stadio embrionale cambiamento deve avvenire in modo stione dei sottosistemi di archiviazione e il vero scopo di Llano è di portare su congiunto in entrambi i mondi. In caso e di alcune interfacce di collegamento. un singolo pezzo di silicio gli elementi contrario non si otterrebbero l’efficienza Il silicio di Llano, realizzato con tecno- necessari per lo sviluppo futuro. e i benefici che un’architettura Hsa è in logia a 32 nanometri, amalgama al suo Con Trinity e Richland – seconda gene- grado di fornire. interno un modulo Cpu, uno Gpu, un razione di Apu – i core di classe Start so- L’architettura Amd Kaveri rappresenta controller di memoria e l’infrastruttura no sostituiti con quelli Piledriver deriva- un vero passo avanti perché cambia i di supporto e di collegamento al resto ti dall’architettura Bulldozer. Piledriver rapporti gerarchici delle unità di calcolo della piattaforma come il controller Pci è un modulo base all’interno del quale interne al processore e perché è accom- Express 2.0 e il controller per le uscite sono presenti due core di calcolo per pagnata da soluzioni software – ancora video. gli interi e un core di calcolo in virgola poche – che adottano un modello di In questa prima fase il modulo Cpu mobile di tipo condiviso; questa pecu- programmazione adatto a sfruttarne deriva dal progetto del silicio di classe liarità è stata introdotta con lo scopo le potenzialità. Stars, ovvero quello utilizzato al mo- di eliminare alcune delle ridondanze mento per la produzione dei proces- tipiche delle strutture multi core clas- Evoluzione sori Phenom II; per semplificare l’ar- siche. Le Apu Trinity possono contare chitettura e recuperare spazio per il su funzionalità assenti in quelle Llano Prima di passare all’analisi tecnica di modulo Gpu viene eliminata la cache tra cui il supporto alle istruzioni Aes Kaveri e alle prestazioni che è in grado L3 presente nei processori Phenom II. Il di fornire nella vita di tutti i giorni, fac- modulo Gpu deriva invece dal progetto ciamo un passo indietro e ripercorria- Redwood utilizzato per la produzione ➜ mo la strada intrapresa da Amd. Come delle schede grafiche Amd Radeon HD CURIOSITÀ abbiamo detto il progetto di sviluppo della seie 5500. Il Fusion Control Link è una interfaccia bidirezio- delle Apu parte da lontano, con l’ac- L’infrastruttura dei bus di comunicazio- nale a 128 o 256 bit che permette alle periferiche quisizione di Ati nel 2006 e l’avvio del ne interni al processore viene ridefinita l’accesso dall’esterno della Apu alla memoria di progetto Fusion. Sono serviti cinque per permettere ai core di comunicare sistema attraverso il controller Ddr3 integrato. anni per vedere sul mercato una ar- tra loro e con il controller di memoria; Il Radeon Memory Bus è un bus di tipo bidirezio- chitettura che poteva rientrare sotto la assistiamo all’introduzione del bus nale ampio 256 bit per canale di memoria che definizione di Apu. Fcl (Fusion Compute Link) che collega fornisce alla Gpu accesso diretto al controller e alla L’introduzione di Llano – prima ge- la Cpu con la Gpu; a questo bus è stato memoria di sistema alla quale accede anche la Cpu. nerazione di Apu – ha comportato aggiunto anche quello Rmb (Radeon un cambio radicale nella struttura Memory Bus) per permettere alla Gpu PC Professionale - Marzo 2014 57 PROVE Processori IL NUOVO sisTEMA PER coNTarE il NUMEro DEI corE Amd indica il numero CPU CPU CPU GCNGPU GCNGPU GCN GPU GCN GPU GCN GPU GCN GPU dei core di calcolo, CORE CORE … CORE CORE CORE CORE … CORE CORE CORE mentre tra parentesi 1 2 N 1 2 3 M-2 M-1 M è specificata la distinzione tra quelli Cpu e quelli Gpu: ogni Gcn Compute Unit Memoria coerente unificata conta ora come un core di calcolo. (Advanced Encryption Standard), quelle – spinge l’architettura a un nuovo maggiore efficienza energetica rispetto Avx (Advanced Vector Extensions), quel- traguardo: l’utilizzo della tecnologia alle soluzioni classiche. A differenza del le Xop (eXtended Operations) e i set di Unified Address Space, la completa co- settore mobile – smartphone e tablet istruzioni Fma (Fused Multiply-Add) di erenza della memoria tra Cpu e Gpu e – dove i SoC sono già una realtà, in tipo 3 e 4.