Труды ИСП РАН, том 32, вып. 2, 2020 г. // Trudy ISP RAN/Proc. ISP RAS, vol. 32, issue 2, 2020 Poroshin P.A., Znamenskiy D.V., Meshkov A.N. Implementation of Memory Subsystem of Cycle-Accurate Application-Level Simulator of the Elbrus Microprocessors. Trudy ISP RAN/Proc. ISP RAS, vol. 32, issue 2, 2020. pp. 61-80 рассматриваемого потактово-точного симулятора. Вслед за этим описаны программная модель подсистемы памяти и особенности ее интеграции как части потактово-точного симулятора. Далее изложены результаты оценки точности разработанного потактово-точного симулятора на наборе тестов SPEC CPU2006 и проведен анализ ошибок моделирования. Завершает статью сравнение DOI: 10.15514/ISPRAS-2020-32(2)-6 производительности симуляторов микропроцессоров «Эльбрус» различных типов. Ключевые слова: архитектура "Эльбрус"; подсистема памяти; кэш-память; потактово-точный Implementation of Memory Subsystem of Cycle- симулятор; микропроцессор; симулятор уровня приложений; SPEC CPU2006 Для цитирования: Порошин П.А., Знаменский Д.В., Мешков А.Н. Реализация подсистемы памяти в Accurate Application-Level Simulator of the Elbrus рамках потактово-точного симулятора уровня приложений микропроцессоров архитектуры «Эльбрус». Microprocessors Труды ИСП РАН, том 32, вып. 2, 2020 г., стр. 61-80 (на английском языке). DOI: 10.15514/ISPRAS– 2020–32(2)–6 1. Introduction 1,2P.A. Poroshin, ORCID: 0000-0003-0319-5184 <
[email protected]> 3D.V. Znamenskiy, ORCID: 0000-0001-8026-9074 <
[email protected]> As complexity of modern microprocessor and compiler optimizations increases, it becomes almost 1,3A.N. Meshkov, ORCID: 0000-0002-8117-7398 <
[email protected]> impossible to predict performance of application without actually running it. This is why cycle- 1INEUM, 24, Vavilova st., Moscow, 119334, Russia accurate simulators are important, especially during development of hardware.