LK Sovproblvt Akchurin 2011.Pdf

Total Page:16

File Type:pdf, Size:1020Kb

LK Sovproblvt Akchurin 2011.Pdf Поволжский Государственный Университет Телекоммуникаций и Информатики Факультет ИСТ Кафедра ИВТ Современные проблемы информатики и вычислительной техники Учебное пособие Автор: Акчурин Э.А. д.т.н., профессор Самара 2012г. 2 ` Факультет информационных систем и технологий Кафедра «Информатика и вычислительная техника» Автор - д.т.н., профессор Акчурин Э.А. Другие материалы по дисциплине Вы найдете на сайте www.ivt.psuti.ru 3 ` Пособие по дисциплине " Современные проблемы информатики и вычислительной техники" направления 230100 – «Информатика и вычислительная техника».. Рекомендуемая литература: 1. Белов А. Самоучитель разработчика устройств на микроконтроллерах AVR. НиТ, СПб – 2008, 544с. 2. Хартов В.Я. Микроконтроллеры AVR. Практикум для начинающих. - М.: Изд-во МГТУ им. Н.Э. Баумана, 2007. – 240с. 3. Иванова В.Г., Тяжев А.И. Цифровая обработка сигналов и сигнальные процессоры. Самара: ООО Офорт, 2008г., 262 с. 4. Микроконтроллеры семейства C2000. Texas Instruments. 2011г., 17 с. 5. Embedded Processing Guide. TI, 2009г., 129c 6. Blackfin_RUS. Analog Devices, 2012г., 65 с. 4 ` 1 Интеллектуальные системы 1.1 Методы Data Mining Data Mining (добыча данных, интеллектуальный анализ данных, глубинный анализ данных) — собирательное название, используемое для обозначения совокупности методов обнаружения в данных ранее неизвестных, нетривиальных, практически полезных и доступных интерпретации знаний, необходимых для принятия решений в различных сферах человеческой деятельности. Термин введён Григорием Пятецким-Шапиро в 1989г. Английское словосочетание «Data Mining» пока не имеет устоявшегося перевода на русский язык. При передаче на русском языке используются словосочетания: просев информации, добыча данных, извлечение данных, а, также, интеллектуальный анализ данных. Более полным и точным является словосочетание «обнаружение знаний в базах данных». Основу Data Mining составляют всевозможные методы классификации, моделирования и прогнозирования, основанные на применении: деревьев решений, искусственных нейронных сетей, генетических алгоритмов, эволюционного программирования, ассоциативной памяти, нечёткой логики. К методам Data Mining нередко относят статистические методы дескриптивный анализ, корреляционный и регрессионный анализ, факторный анализ, дисперсионный анализ, компонентный анализ, дискриминантный анализ, анализ временных рядов. Такие методы, однако, предполагают некоторые априорные представления об анализируемых данных, что несколько расходится с целями Data Mining (обнаружение ранее неизвестных нетривиальных и практически полезных знаний). Одно из важнейших назначений методов Data Mining состоит в наглядном представлении результатов вычислений, что позволяет использовать инструментарий Data Mining людьми, не имеющих специальной математической подготовки. В то же время, применение статистических методов анализа данных требует хорошего владения теорией вероятностей и математической статистикой. 1.1.1 Искусственные нейронные сети Искусственные нейронные сети (ИНС) — математические модели, а также их программные или аппаратные реализации, построенные по принципу организации и функционирования биологических нейронных сетей — сетей нервных клеток живого организма. Это понятие возникло при изучении процессов, протекающих в мозге, и при попытке смоделировать эти процессы. Первой такой попыткой были нейронные сети Маккалока и Питтса. После разработки алгоритмов обучения, получаемые модели стали использовать в практических целях: в задачах прогнозирования, для распознавания образов, в задачах управления и др. ИНС представляют собой систему соединённых и взаимодействующих между собой простых процессоров (искусственных нейронов). Такие процессоры обычно довольно просты, особенно в сравнении с процессорами, используемыми в персональных компьютерах. Каждый процессор подобной сети имеет дело только с сигналами, которые он периодически получает, и сигналами, которые он периодически посылает другим процессорам. И тем не менее, будучи соединёнными в достаточно 5 ` большую сеть с управляемым взаимодействием, такие локально простые процессоры вместе способны выполнять довольно сложные задачи. С точки зрения машинного обучения, нейронная сеть представляет собой частный случай методов распознавания образов, дискриминантного анализа, методов кластеризации и т. п. С математической точки зрения, обучение нейронных сетей — это многопараметрическая задача нелинейной оптимизации. С точки зрения кибернетики, нейронная сеть используется в задачах адаптивного управления и как алгоритмы для робототехники. С точки зрения развития вычислительной техники и программирования, нейронная сеть — способ решения проблемы эффективного параллелизма. А с точки зрения искусственного интеллекта, ИНС является основой философского течения коннективизма и основным направлением в структурном подходе по изучению возможности построения (моделирования) естественного интеллекта с помощью компьютерных алгоритмов. Нейронные сети не программируются в привычном смысле этого слова, они обучаются. Возможность обучения — одно из главных преимуществ нейронных сетей перед традиционными алгоритмами. Технически обучение заключается в нахождении коэффициентов связей между нейронами. В процессе обучения нейронная сеть способна выявлять сложные зависимости между входными данными и выходными, а также выполнять обобщение. Это значит, что в случае успешного обучения сеть сможет вернуть верный результат на основании данных, которые отсутствовали в обучающей выборке, а также неполных и/или «зашумленных», частично искаженных данных. Особый интерес ученых и разработчиков сложных управляющих систем к нейросетевым технологиям, как и к другим технологиям ИИ, возник в начале 1980-х (известный ≪японский вызов≫), когда остро встала проблема сверхвысокой производительности вычислительных средств. В основе стратегий ИИ лежит понятие парадигмы — взгляда (концептуального представления) на суть проблемы или задачи и принцип ее решения. Рассматривают две парадигмы искусственного интеллекта. Парадигма эксперта предполагает следующие объекты, а также этапы разработки и функционирования системы ИИ: формализация знаний — преобразование экспертом проблемного знания в форму, предписанную выбранной моделью представления знаний; формирование базы знаний (БЗ) - вложение формализованных знаний в программную систему; дедукция — решение задачи логического вывода на основе БЗ. Эта парадигма лежит в основе применения экспертных систем, систем логического вывода, в том числе на языке логического программирования ПРОЛОГ. Считается, что системы на основе этой парадигмы более изучены. Парадигма ученика, включающая следующие положения и последовательность действий: Обработка наблюдений, изучение опыта частных примеров — формирование базы данных (БД) системы ИИ. Индуктивное обучение — превращение БД в БЗ на основе обобщения знаний, накопленных в БД, и обоснование процедуры извлечения знаний из БЗ. Это означает, что на основе данных делается вывод об общности той зависимости между объектами, которую мы наблюдаем. Основное внимание здесь уделяется изучению аппроксимирующих, вероятностных и логических механизмов получения общих выводов из частных утверждений. Затем мы можем обосновать, например, достаточность процедуры обобщенной интерполяции (экстраполяции), или процедуры ассоциативного поиска, с помощью которой будем удовлетворять запросы к БЗ. Дедукция — по обоснованной или предполагаемой процедуре мы выбираем информацию из БЗ по запросу (например, оптимальную стратегию управления по вектору, характеризующему сложившуюся ситуацию). 6 ` Исследования в рамках этой парадигмы и ее разработка проведены пока слабо, хотя они лежат в основе построения самообучающихся систем управления (ниже будет приведен замечательный пример самообучающейся системы управления — правила стрельбы в артиллерии). Чем база знаний, общий и обязательный элемент системы ИИ, отличается от базы данных? Возможностью логического вывода! Теперь отбросив мистику, мы признаем, что мозг представляет собой нейронную сеть, нейросеть, - нейроны, соединенные между собой, со многими входами и единственным выходом каждый. Нейрон реализует достаточно простую передаточную функцию, позволяющую преобразовать возбуждения на входах, с учетом весов входов, в значение возбуждения на выходе нейрона. Функционально законченный фрагмент мозга имеет входной слой нейронов — рецепторов, возбуждаемых извне, и выходной слой, нейроны которого возбуждаются в зависимости от конфигурации и величины возбуждения нейронов входного слоя. Предполагается, что нейросеть, имитирующая работу мозга, обрабатывает не сами данные, а их достоверность, или, в общепринятом смысле, вес, оценку этих данных. Для большинства непрерывных или дискретных данных их задание сводится к указанию вероятности диапазонов, которым принадлежат их значения. Для большого класса дискретных данных — элементов множеств — целесообразно жесткое закрепление нейронов входного слоя. Распределение величин возбуждения нейронов выходного слоя, а чаще всего нейрон, обладающий максимальной величиной возбуждения, позволяют установить соответствие между комбинацией и величинами возбуждений на входном слое (изображение на сетчатке глаза) и получаемым ответом (что это). Таким образом, эта зависимость и определяет возможность логического вывода вида ≪если — то≫. Управление, формирование данной зависимости осуществляются весами синапсических связей нейронов, которые влияют на направления распространения возбуждения нейронов в сети, приводящие на этапе обучения к ≪нужным≫ нейронам выходного слоя, т.е. служат связыванию и запоминанию
Recommended publications
  • Computer on Module
    Module COM Carte réceptrice Computer On Module Réduction du coût de votre développement Installation, maintenance et mise à jour simplifiées Diminution des risques inhérent à un développement Disponibilité sous 30 jours de votre produit Applications : • Terminaux de vente & Affichage Dynamique • Vidéosurveillance numérique • Médical • IP TV • Appareils de mesure & tests en ligne • M2M • Terminaux de jeux • Géolocalisation • Automatisation industrielle & contrôle de procédés • Serveurs informatiques • Militaire & Police Notre service ODM DTD Les règles générales du service ODM DTD : Le fabricant s'engage à gérer l'achat et le stockage des composants Le service ODM DTD n'est assuré que dans le cadre de l'utilisation courant qui permettent la fabrication d'un Computer On Module. Dans des modules AAEON aux formats : ETX, XTX and COM Express le cas où la fabrication de la carte réceptrice requière des composants modules. spécifiques ou sujet à des minima de quantité en commande (MOQ), Les frais d'études pour la réalisation de la carte réceptrice sont le client s'engage à acheter et à consigner ces composants chez basés sur les spécifications arrêtées avec le client à la signature de Equipements Scientifiques. la commande. Toute modifications de ces spécifications par la suite pourra emmener des frais supplémentaires à la charge du client. La Définitions 1 jour fourniture d'une carte réceptrice sous 30 jours ouvrés est incluse dans les frais d'études. Les corrections nécessaires après le test du prototype Etude du circuit 5 jours sont prises en charge par le service ODM DTD. Ces corrections seront Routage du PCB 9 jours vérifiées par le client avant le démarrage de la pré-série.
    [Show full text]
  • Industrial Platform Service
    latform P ndustrial I ervice S s stic ‧Manufa gi Ver. 211A ign cturing‧Lo es ‧D Consulting‧Product Portwell, Inc. was founded in 1993 and entered the Industrial Computing Platform Providers (IACPP), but also an associate PC market in 1995 by developing single-board computers. member of Intel® Embedded and Communications Alliance Today, our continuous development of leading-edge products (ECA), as well as Advanced Telecom Computing Architecture has resulted in strong growth in market share and revenue, a (ATCA) and an executive member of PCI Industrial Computer fi rm place on the Taipei stock exchange (TAISDAQ), and has Manufacturing group (PICMG). established Portwell a major worldwide supplier of specialty Portwell, Inc. has worldwide operation in the U.S.A., Taiwan, computing application platforms and services. Portwell, Inc. Japan, China, Netherland, United Kingdom, and India. is not only a member of the selected group of Intel® Applied Portwell Engine (PE) Building Whether you are working on a computer board or turnkey standards such as ISO 9001/14000/13485, OHSAS and system, Portwell is the perfect partner to help you deliver your RoHS, customers have taken advantage of our dedicated and products to market on time as well as maintain longevity of sophisticated engineering resource to satisfy their requirements product life cycle. With 18 years experience in the design and for the design, manufacturing and logistics of application- manufacture of specialty computer boards and systems, Portwell specifi c computer boards, customized computer chassis, and not only provides a one-stop resource for off-the-shelf products, specifi c computer system confi gurations.
    [Show full text]
  • Download/Face- Modules/Documents/Face-Modules-Hw-Specifications.Pdf
    I PC H “ CompuLab Ltd. Revision 1.2 December 2013 Legal Notice © 2013 CompuLab Ltd. All Rights Reserved. No part of this document may be photocopied, reproduced, stored in a retrieval system, or transmitted, in any form or by any means whether, electronic, mechanical, or otherwise without the prior written permission of CompuLab Ltd. No warranty of accuracy is given concerning the contents of the information contained in this publication. To the extent permitted by law no liability (including liability to any person by reason of negligence) will be accepted by CompuLab Ltd., its subsidiaries or employees for any direct or indirect loss or damage caused by omissions from or inaccuracies in this document. CompuLab Ltd. reserves the right to change details in this publication without notice. Product and company names herein may be the trademarks of their respective owners. CompuLab Ltd. 17 HaYetsira St., Yokneam Elite 20692, P.O.B 687 ISRAEL Tel: +972-4-8290100 http://www.compulab.co.il http://fit-pc.com/web/ Fax: +972-4-8325251 CompuLab Ltd. Intense PC Hardware Specification Page 2 of 74 Revision History Revision Engineer Revision Changes 1.0 Maxim Birger Initial public release 1.1 Maxim Birger Memory Interface updated Super-IO Controller peripheral section added RS232 serial com port info added 1.2 Maxim Birger HDMI Block Diagram updated DP Block Diagram updated CompuLab Ltd. Intense PC Hardware Specification Page 3 of 74 Table of Contents Legal Notice ..................................................................................................................................................
    [Show full text]
  • Computer Architectures
    Computer Architectures Motorola 68000, 683xx a ColdFire – CISC CPU Principles Demonstrated Czech Technical University in Prague, Faculty of Electrical Engineering AE0B36APO Computer Architectures Ver.1.10 1 Original Desktop/Workstation 680X0 Feature 68000 'EC000 68010 68020 68030 68040 68060 Data bus 16 8/16 16 8/16/32 8/16/32 32 32 Addr bus 23 23 23 32 32 32 32 Misaligned Addr - - - Yes Yes Yes Yes Virtual memory - - Yes Yes Yes Yes Yes Instruct Cache - - 3 256 256 4096 8192 Data Cache - - - - 256 4096 8192 Memory manager 68451 or 68851 68851 Yes Yes Yes ATC entries - - - - 22 64/64 64/64 FPU interface - - - 68881 or 68882 Internal FPU built-in FPU - - - - - Yes Yes Burst Memory - - - - Yes Yes Yes Bus Cycle type asynchronous both synchronous Data Bus Sizing - - - Yes Yes use 68150 Power (watts) 1.2 0.13-0.26 0.13 1.75 2.6 4-6 3.9-4.9 at frequency of 8.0 8-16 8 16-25 16-50 25-40 50-66 MIPS/kDhryst. 1.2/2.1 2.5/4.3 6.5/11 14/23 35/60 100/300 Transistors 68k 84k 190k 273k 1,170k 2,500k Introduction 1979 1982 1984 1987 1991 1994 AE0B36APO Computer Architectures 2 M68xxx/CPU32/ColdFire – Basic Registers Set 31 16 15 8 7 0 User programming D0 D1 model registers D2 D3 DATA REGISTERS D4 D5 D6 D7 16 15 0 A0 A1 A2 A3 ADDRESS REGISTERS A4 A5 A6 16 15 0 A7 (USP) USER STACK POINTER 0 PC PROGRAM COUNTER 15 8 7 0 0 CCR CONDITION CODE REGISTER 31 16 15 0 A7# (SSP) SUPERVISOR STACK Supervisor/system POINTER 15 8 7 0 programing model (CCR) SR STATUS REGISTER 31 0 basic registers VBR VECTOR BASE REGISTER 31 3 2 0 SFC ALTERNATE FUNCTION DFC CODE REGISTERS AE0B36APO Computer Architectures 3 Status Register – Conditional Code Part USER BYTE SYSTEM BYTE (CONDITION CODE REGISTER) 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 T1 T0 S 0 0 I2 I1 I0 0 0 0 X N Z V C TRACE INTERRUPT EXTEND ENABLE PRIORITY MASK NEGATIVE SUPERVISOR/USER ZERO STATE OVERFLOW CARRY ● N – negative ..
    [Show full text]
  • RTEMS CPU Supplement Documentation Release 4.11.3 ©Copyright 2016, RTEMS Project (Built 15Th February 2018)
    RTEMS CPU Supplement Documentation Release 4.11.3 ©Copyright 2016, RTEMS Project (built 15th February 2018) CONTENTS I RTEMS CPU Architecture Supplement1 1 Preface 5 2 Port Specific Information7 2.1 CPU Model Dependent Features...........................8 2.1.1 CPU Model Name...............................8 2.1.2 Floating Point Unit..............................8 2.2 Multilibs........................................9 2.3 Calling Conventions.................................. 10 2.3.1 Calling Mechanism.............................. 10 2.3.2 Register Usage................................. 10 2.3.3 Parameter Passing............................... 10 2.3.4 User-Provided Routines............................ 10 2.4 Memory Model..................................... 11 2.4.1 Flat Memory Model.............................. 11 2.5 Interrupt Processing.................................. 12 2.5.1 Vectoring of an Interrupt Handler...................... 12 2.5.2 Interrupt Levels................................ 12 2.5.3 Disabling of Interrupts by RTEMS...................... 12 2.6 Default Fatal Error Processing............................. 14 2.7 Symmetric Multiprocessing.............................. 15 2.8 Thread-Local Storage................................. 16 2.9 CPU counter...................................... 17 2.10 Interrupt Profiling................................... 18 2.11 Board Support Packages................................ 19 2.11.1 System Reset................................. 19 3 ARM Specific Information 21 3.1 CPU Model Dependent Features..........................
    [Show full text]
  • Variable-Length Encoding (VLE) Extension Programming Interface Manual
    UM0438 User manual Variable-Length Encoding (VLE) extension programming interface manual Introduction This user manual defines a programming model for use with the variable-length encoding (VLE) instruction set extension. Three types of programming interfaces are described herein: ■ An application binary interface (ABI) defining low-level coding conventions ■ An assembly language interface ■ A simplified mnemonic assembly language interface July 2007 Rev 1 1/50 www.st.com Contents UM0438 Contents Preface . 7 About this book . 7 Audience. 7 Organization . 7 Suggested reading . 7 Related documentation. 8 General information . 8 Conventions . 8 Terminology conventions . 9 Acronyms and abbreviations. 9 1 Overview . 11 1.1 Application Binary Interface (ABI) . 11 1.2 Assembly language interface . 11 1.3 Simplified mnemonics assembly language interface . 11 2 Application Binary Interface (ABI) . 12 2.1 Instruction and data representation . 12 2.2 Executable and Linking Format (ELF) object files . 12 2.2.1 VLE information section . 13 2.2.2 VLE identification . 14 2.2.3 Relocation types . 15 3 Instruction set . 20 Appendix A Simplified mnemonics for VLE instructions . 22 A.1 Overview . 22 A.2 Subtract simplified mnemonics . 22 A.2.1 Subtract immediate. 22 A.2.2 Subtract . 23 A.3 Rotate and shift simplified mnemonics . 23 A.3.1 Operations on words. 24 A.4 Branch instruction simplified mnemonics . 24 2/50 UM0438 Contents A.4.1 Key facts about simplified branch mnemonics . 26 A.4.2 Eliminating the BO32 and BO16 operands. 26 A.4.3 The BI32 and BI16 operand—CR Bit and field representations . 27 A.4.4 BI32 and BI16 operand instruction encoding .
    [Show full text]
  • Dot / Faa /Ar-11/5
    DOT/FAA/AR-11/5 Microprocessor Evaluations for Air Traffic Organization NextGen & Operations Planning Safety-Critical, Real-Time Office of Research and Technology Development Applications: Authority for Washington, DC 20591 Expenditure No. 43 Phase 5 Report May 2011 Final Report This document is available to the U.S. public through the National Technical Information Services (NTIS), Springfield, Virginia 22161. This document is also available from the Federal Aviation Administration William J. Hughes Technical Center at actlibrary.tc.faa.gov. U.S. Department of Transportation Federal Aviation Administration NOTICE This document is disseminated under the sponsorship of the U.S. Department of Transportation in the interest of information exchange. The United States Government assumes no liability for the contents or use thereof. The United States Government does not endorse products or manufacturers. Trade or manufacturer's names appear herein solely because they are considered essential to the objective of this report. The findings and conclusions in this report are those of the author(s) and do not necessarily represent the views of the funding agency. This document does not constitute FAA policy. Consult the FAA sponsoring organization listed on the Technical Documentation page as to its use. This report is available at the Federal Aviation Administration William J. Hughes Technical Center’s Full-Text Technical Reports page: actlibrary.tc.faa.gov in Adobe Acrobat portable document format (PDF). Technical Report Documentation Page 1. Report No. 2. Government Accession No. 3. Recipient's Catalog No. DOT/FAA/AR-11/5 4. Title and Subtitle 5. Report Date MICROPROCESSOR EVALUATIONS FOR SAFETY-CRITICAL, REAL-TIME May 2011 APPLICATIONS: AUTHORITY FOR EXPENDITURE NO.
    [Show full text]
  • Qoriq: High End Industrial and Networking Processing
    TM TechDays 2013 Freescale, the Freescale logo, AltiVec, C-5, CodeTEST, CodeWarrior, ColdFire, C-Ware, the Energy Efficient Solutions logo, mobileGT, PowerQUICC, QorIQ, StarCore and Symphony are trademarks of Freescale Semiconductor, Inc., Reg. U.S. Pat. & Tm. Off. Airfast, BeeKit, BeeStack, ColdFire+, CoreNet, Flexis, Kinetis, MagniV, MXC, Platform in a Package, Processor Expert, QorIQ Qonverge, Qorivva, QUICC Engine, Ready Play, Freescale, the Freescale logo, AltiVec, C-5, CodeTEST, CodeWarrior, ColdFire, C-Ware, the Energy Efficient Solutions logo, mobileGT, SafeAssure, the SafeAssure logo, SMARTMOS, TurboLink, VortiQa and Xtrinsic are PowerQUICC, QorIQ, StarCore and Symphony are trademarks of Freescale Semiconductor, Inc., Reg. U.S. Pat. & Tm. Off. Airfast, BeeKit, trademarks of Freescale Semiconductor, Inc. All other product or service names are the BeeStack, ColdFire+, CoreNet, Flexis, Kinetis, MagniV, MXC, Platform in a Package, Processor Expert, QorIQ Qonverge, Qorivva, QUICC Engine, TM property of their respective owners. © 2012 Freescale Semiconductor, Inc. 1 Ready Play, SafeAssure, the SafeAssure logo, SMARTMOS, TurboLink, VortiQa and Xtrinsic are trademarks of Freescale Semiconductor, Inc. All . other product or service names are the property of their respective owners. © 2012 Freescale Semiconductor, Inc. 2013 2011 QorIQ Qonverge QorIQ next-generation platform launch platform based T series 28nm on Layerscape architecture 2008 QorIQ Multicore Platform launch (P series) Accelerating the P series 45nm Network’s IQ 2004 Dual-core
    [Show full text]
  • ATI Radeon™ HD 5850/5870
    ATI Radeon™ HD 5850/5870 User Guide Part Number: 137-41675-11 ii © 2009 Advanced Micro Devices Inc. All rights reserved. The contents of this document are provided in connection with Advanced Micro Devices, Inc. (“AMD”) products. AMD makes no representations or warranties with respect to the accuracy or completeness of the contents of this publication and reserves the right to discontinue or make changes to products, specifications, product descriptions, and documentation at any time without notice. No license, whether express, implied, arising by estoppel or otherwise, to any intellectual property rights is granted by this publication. Except as set forth in AMD’s Standard Terms and Conditions of Sale, AMD assumes no liability whatsoever, and disclaims any express or implied warranty, relating to its products including, but not limited to, the implied warranty of merchantability, fitness for a particular purpose, or infringement of any intellectual property right. AMD’s products are not designed, intended, authorized or warranted for use as components in systems intended for surgical implant into the body, or in other applications intended to support or sustain life, or in any other application in which the failure of AMD’s product could create a situation where personal injury, death, or severe property or environmental damage may occur. AMD reserves the right to discontinue or make changes to its products at any time without notice. Trademarks AMD, the AMD Arrow logo, ATI, the ATI logo, AMD Athlon, AMD LIVE!, AMD Phenom, AMD Sempron, AMD Turion, AMD64, All-in-Wonder, Avivo, Catalyst, CrossFireX, FirePro, FireStream, HyperMemory, OverDrive, PowerPlay, PowerXpress, Radeon, Remote Wonder, Stream, SurroundView, Theater, TV Wonder, The Ultimate Visual Experience, and combinations thereof are trademarks of Advanced Micro Devices, Inc.
    [Show full text]
  • AMD Radeon™ HD 7900 Series
    AMD Radeon™ HD 7900 Series Benutzerhandbuch Teilenummer: 51126_ger_1.1 ii © 2013 Advanced Micro Devices Inc. Alle Rechte vorbehalten. Die vorliegenden Informationen werden Ihnen im Rahmen eines Produkts von Advanced Micro Devices, Inc. („AMD“) zur Verfügung gestellt. AMD erklärt bezüglich der Inhalte dieses Dokumentes, dass keine Gewährleistung hinsichtlich der Genauigkeit oder der Vollständigkeit dieser Veröffentlichung übernommen wird und behält sich das Recht vor, auch ohne vorherige Ankündigung jederzeit Änderungen der Spezifikationen, Produktbeschreibungen, Dokumentation oder des Produkts vorzunehmen bzw. dessen Verkauf einzustellen. Die hierin enthaltenen Informationen sind ggf. vorläufiger Natur oder werden vorab bereitgestellt. Durch diese Veröffentlichung wird keine Lizenz auf geistiges Eigentum gewährt, weder explizit, noch implizit oder durch Rechtsverwirkung oder auf andere Weise. Außer wie in den Geschäftsbedingungen von AMD festgelegt, lehnt AMD jedwede Gewährleistung und explizite, implizite oder anderweitige Garantien ausdrücklich ab, insbesondere der impliziten Garantien der Handelsüblichkeit, der Eignung für einen bestimmten Zweck oder der Verletzung von Rechten an geistigem Eigentum. Die Produkte von AMD sind nicht zum Einsatz in solchen Systemen konstruiert, vorgesehen, genehmigt oder freigegeben, die für chirurgische Implantationen, lebenserhaltende Anwendungen oder andere Anwendungen verwendet werden, bei denen das Versagen des Produkts von AMD zu Verletzungen, Tod oder schweren Umwelt- bzw. Sachschäden führen kann.
    [Show full text]
  • ATI Radeon™ HD 5850/5870
    ATI Radeon™ HD 5850/5870 Benutzerhandbuch Teilenummer: 137-41680-20 ii © 2010 Advanced Micro Devices Inc. Alle Rechte vorbehalten. Der Inhalt dieses Dokuments wird im Zusammenhang mit Advanced Micro Devices, Inc. („AMD“)- Produkten bereitgestellt. AMD übernimmt keine Zusicherungen und Gewährleistungen bzgl. der Richtigkeit und Vollständigkeit des Inhalts dieser Veröffentlichung und behält sich das Recht vor, jederzeit und ohne Ankündigung Änderungen an Produkten, Spezifikationen, Produktbeschreibungen und Dokumentation vorzunehmen oder diese einzustellen. Dieses Dokument stellt keine Berechtigung zur Nutzung von geistigem Eigentum dar, weder ausdrücklich, implizit, durch Rechtsverwirkung oder Sonstiges. Über die Geschäftsbedingungen von AMD hinaus übernimmt AMD keinerlei Haftung und lehnt jede ausdrückliche oder implizite Garantie bzgl. der Produkte ab, einschließlich, aber nicht beschränkt auf die implizite Garantie für Handelsüblichkeit, Eignung für einen bestimmten Zweck oder bzgl. der Verletzung von Rechten Dritter an geistigem Eigentum. Die Produkte von AMD sind nicht für die Verwendung als Komponenten in Systemen entworfen, vorgesehen, autorisiert oder zertifiziert, die als Körperimplantate bzw. in anderen lebensrettenden oder -erhaltenden Anwendungen sowie allen anderen Anwendungen vorgesehen sind, bei denen ein Versagen von AMD-Produkten zu Personenschäden, Todesfällen oder schweren Sach- oder Umweltschäden führen kann. AMD behält sich das Recht vor, seine Produkte jederzeit ohne Bekanntgabe zu ändern oder deren Produktion einzustellen. Marken AMD, das AMD-Pfeillogo, ATI, das ATI-Logo, AMD Athlon, AMD LIVE!, AMD Phenom, AMD Sempron, AMD Turion, AMD64, All-in-Wonder, Avivo, Catalyst, CrossFireX, FirePro, FireStream, HyperMemory, OverDrive, PowerPlay, PowerXpress, Radeon, Remote Wonder, Stream, SurroundView, Theater, TV Wonder, The Ultimate Visual Experience sowie Kombinationen davon sind Marken von Advanced Micro Devices,Inc. HyperTransport ist eine eingetragene Marke von HyperTransport Technology Consortium.
    [Show full text]
  • SEWIP Program Leverages COTS P 36 P 28 an Interview with Deon Viergutz, Vice President of Cyber Solutions at Lockheed Martin Information Systems & Global Solutions
    @military_cots John McHale Obsolescence trends 8 Special Report Shipboard displays 44 Mil Tech Trends Predictive analytics 52 Industry Spotlight Aging avionics software 56 MIL-EMBEDDED.COM September 2015 | Volume 11 | Number 6 RESOURCE GUIDE 2015 P 62 Navy SEWIP program leverages COTS P 36 P 28 An interview with Deon Viergutz, Vice President of Cyber Solutions at Lockheed Martin Information Systems & Global Solutions Military electronics market overview P 14 Volume 11 Number 6 www.mil-embedded.com September 2015 COLUMNS BONUS – MARKET OVERVIEW Editor’s Perspective 14 C4ISR funding a bright spot in military 8 Tech mergers & military electronics electronics market obsolescence By John McHale, Editorial Director By John McHale Q&A EXECUTIVE OUTLOOK Field Intelligence 10 Metadata: When target video 28 Defending DoD from cyberattacks, getting to data is not enough the left of the boom By Charlotte Adams 14 An interview with Deon Viergutz, Vice President of Cyber Solutions at Lockheed Martin Information Mil Tech Insider Systems & Global Solutions 12 Broadwell chip boosts GPU performance for COTS SBCs 32 RF and microwave innovation drives military By Aaron Frank radar and electronic warfare applications An interview with Bryan Goldstein, DEPARTMENTS General Manager of the Aerospace and Defense, Analog Devices 22 Defense Tech Wire By Mariana Iriarte SPECIAL REPORT 60 Editor’s Choice Products Shipboard Electronics 112 University Update 36 U.S. Navy’s electronic warfare modernization On DARPA’s cybersecurity radar: 36 effort centers on COTS Algorithmic and side-channel attacks By Sally Cole, Senior Editor By Sally Cole 114 Connecting with Mil Embedded 44 Key to military display technologies: Blog – The fascinating world of System integration By Tom Whinfrey, IEE Inc.
    [Show full text]