Volume C - Ingénieur Général De L'armement Henri Boucher Page : 1/389 Récepteurs TACAN : an / ARN 52, 53 En 1963

Total Page:16

File Type:pdf, Size:1020Kb

Volume C - Ingénieur Général De L'armement Henri Boucher Page : 1/389 Récepteurs TACAN : an / ARN 52, 53 En 1963 339 - IP1 de International Parallel Machines Cette société apparaît brusquement dans la presse informatique en proposant un système composé d’un processeur maître et d’un maximum de 8 processeurs subordonnés 32 bits liés par un crossbar à une mémoire globale extensible à 40 MB : c’est la reprise du concept fort ancien du RW 400. Le prix de départ s’élevait à $ 50000. La société IPM n’a obtenu que des succès très modestes, à en juger par un bilan de fin 1994 : 3 machines auraient été vendues en 1991, 10 en 1992 et 3 seulement en 1993. 340 - International Telegraph & Telephon Company Le nom ITT est clairement choisi pour rappeler le sigle de l’ ATT monopolistique, avec lequel il était interdit d’entrer en concurrence. Depuis le Consent Decree, l’ ITT et quelques autres étaient réduits à l’exportation et, à l’intérieur des USA, à la fourniture d’équipements téléphoniques soumis à certification par l’ ATT, à l’exclusion de toute ligne. Il n’était pas interdit de concevoir des centraux privés (PABX), mais leur raccordement au réseau n’était possible qu’après certification ; en tout état de cause, toutes les caractéristiques techniques devaient obéir aux normes fixées par le monopole. Par contre, l’ ITT pouvait étudier et commercialiser des systèmes informatiques, ce qui était interdit à l’ ATT. Ces contraintes expliquent les particularités de la compagnie : existence de filiales étrangères importantes, LMT et CGCT en France par exemple, création aux USA d’un laboratoire Federal essentiellement occupé à des contrats militaires . Pendant la guerre, Federal était producteur d’émetteurs pour l’aviation (AN / ARC 6 UHF, 1943 - AN / ARC 15 2 GHz, 1944) ; après la guerre, le laboratoire s’est quelque peu diversifié, mais n’a pas touché à l’ informatique. Son plus gros contrat, SS213 L, à partir de 1955, concerne l’installation et l’exploitation de la DEW Line, la chaîne de radars installés dans le grand Nord canadien pour détecter l’approche polaire des USA par des avions soviétiques ; les radars eux-mêmes sont sous traités à General Electric. L’ ITT proprement dite, qui ne s’est pratiquement pas manifestée pendant la guerre, devient beaucoup plus active après celle-ci, développant en particulier divers systèmes de navigation : radiophare à 1000 MHz, prélude au TACAN : AN / URN 1 à terre et AN / ARN 16 à bord, 1949. récepteurs Navaglobe : AN / ARN 27, 1956. récepteurs Omega : AN / APN 152, 1963, pour avions - AN / WRN 3 et BRN 4 pour sous-marins, 1965 - AN / SRN 14 pour bâtiments de surface, 1969 . récepteurs Loran C : AN / APN 157, 1962 et AN / ARN 92, 1967, pour avions - AN / SPN 29, 1960 émetteurs Loran C (1960 ) : AN / FPN 44, 400 Kw, mat de 190 m - AN / FPN 45, 3 MW, mat de 390 m - AN / FPN 46, base de temps pour ces deux modèles - récepteur et calculateur pour point par satellite Transit : AN / BRN 6, 1975, pour sous- marins - AN / SRN 9, 1968, pour navires de surface (CPU Texas) . Catalogue informatique – Volume C - Ingénieur Général de l'Armement Henri Boucher Page : 1/389 récepteurs TACAN : AN / ARN 52, 53 en 1963 . émetteur TACAN AN / TRN 17, 1962, fraction du SS 482 L = AN / TSQ 47 pour l’ équipement complet d’un aérodrome de campagne. ITT sera chargée en 1959 du projet ACE High, qui équipe l’ OTAN, de Narvik à la Turquie, d’un réseau de 41 stations de diffusion troposphérique : M$ 11 pour ITT, M$ 6 à Radio Electronic Laboratories pour 116 excitateurs, 117 émetteurs de 10 KW et 81 récepteurs , M$ 5,4 à ITE Circuit Breakers pour les aériens. ITT s’est également intéressée aux centraux téléphoniques de campagne connectés par relais herziens, aux contremesures, aux plus récents GCA de Gilfillan devenu filiale. En 1987, ITT assume seul le projet SINGGARS de transmissions HF sécurisées par saut de fréquence (> 100 par seconde) entre 2320 canaux de 30 à 88 MHz : AN / PRC 119, AN / VRC 87 à 91. De tels matériels complètement numérisés sont commandés par microprocesseurs. En résumé, ITT est en 1984 un énorme conglomérat en plein développement, avec 18,02 B$ de CA qui croîtra à 20,01 en 1985. Il ne cesse de vendre et d’acheter des compagnies, sans autre préoccupation que financière semble -t’il. L’informatique ne représente que 756 M$ en 1985, soit 4%, après un regroupement en 1984 de ses diverses composantes dans une ITT Business Systems : les terminaux de Courier, les périphériques OEM de Qume, les PC Xtra de ITT Information Systems, les centraux numériques de ITT Business & Consumers Communication . ITT a plusieurs fois abordé explicitement l’informatique : on évoque quelques-uns de ces projets : ITT 025 (1959), calculateur de communications du projet 465 L pour le SACCS. Voir fiche. Bank Loan Processor (1960), une tentative sans suite de s’introduire dans la gestion bancaire. Voir fiche. 7300 ADX (1962) est un ensemble de gestion de messages (store and forward). Voir fiche. ITT 525 VADE, Versatile Automatic Data Exchange (3 / 63), modernisation du concept 025. Voir fiche. ITT 1650, minicalculateur de gestion de communications. Voir fiche. System 12, système de commutation téléphonique numérique (1984) . 32 voies téléphoniques simultanées à 64 Kbits/s. Ce système, produit en France, est décrit avec beaucoup de détails dans le N° 59 de la Revue ITT des Télécommunications, numéro spécial en français de 1985. Il semble que la réussite technologique ait été handicapée par des problèmes logiciels: le produit est retiré aux USA en 1986 avec perte de M$ 105 et licenciement de 1100 personnes. ITT 5630, standard d’entreprise (PABX) réalisé en Allemagne par la filiale SEL d’ ITT en utilisant les technologies du System 12, et décrit dans le document ci-dessus, pp 179 / 87. Pour pouvoir s’adapter à l’évolution technique représentée par la commutation numérique, ITT s’est lancée vers 1980 dans l’étude de circuits intégrés. Le produit SAA 6000 est un microprocesseur 4 bits réalisé en CMOS, qui contient 2268 bytes de ROM Catalogue informatique – Volume C - Ingénieur Général de l'Armement Henri Boucher Page : 2/389 pour le programme, 384 bits de RAM, un répertoire de 54 opérations, un accumulateur, un seul niveau d’imbrication de sous-programmes. Il contient une horloge à 32 KHz, chiffre trop bas pour qu’il s’agisse de la synchro de base, associé à un diviseur programmable à 15 étages ; il est alimenté en 3 Volts, consommant 15 µA en standby et 45 µA en marche, et dispose d’un contrôle d’alimentation trop faible. Présentation : pack 14 * 14 * 2 mm. Les entrées/sorties sont limitées à quelques bits qui peuvent, par multiplexage à l’aide d’une PLA, recevoir les signaux d’un clavier de 64 caractères et, directement, attaquer un LCD à 8 caractères (chiffres plus 8 symboles) : il peut donc être utilisé dans des voltmètres numériques, ou des calculettes. Un tel produit est d’ambition modeste, justifiable seulement par de très gros débits. Ce n’est pas le métier d’ ITT, et il ne semble pas que cet essai ait eu de suite. Une autre tentative, vers 1985, concerne le marché naissant des PC. Le XTRA est un PC à base de 8088, complètement compatible, et il suivra le marché vers le AT lorsque apparaîtra le 80286. Mais ITT ne souhaitait pas évoluer vers un marché de masse s’apparentant à la distribution, avec de faibles marges, et le XTRA cessera d’être proposé quand les PC recevront des 80386. 341 - International Telemeter Corporation, Los Angeles, Cal. En 1953, l’ USAF se propose, comme les autres armes, de souligner son importance en s’affichant comme mécène de l’ informatique naissante. Le Rome Air Development Center, organisme de recherche doté d’une structure administrative suffisante pour passer des contrats, entreprend donc de s’équiper d’un calculateur scientifique universel : ce sera une copie de l’ ORDVAC, l’une des machines de l’ Armée de Terre, elle-même directement inspirée de la machine de Princeton. L’architecte choisi est l’ International Telemeter, une société de Los Angeles bien connue des services d’essais de l’ USAF auxquels elle fournit des équipements de télémesure, et la machine est préventivement baptisée TC1, Telemeter Computer N° 1, un nom qu’elle n’aurait sans doute pas conservé si le contrat avait été signé. On ne peut affirmer qu’il l’ait jamais été, probablement parce que le RADC cherchait une application pour la machine. Il se peut que la machine à traduire soit cette application. Dans les années 50, ce sont les militaires qui essaient , sans réelle compétence mais avec beaucoup de foi, toutes les applications imaginables de l’informatique naissante. Une des applications ressenties comme urgentes était la traduction automatique, discipline qui n’avait pas encore fait l’objet de véritable étude scientifique : on pensait alors qu’une simple traduction mot à mot fournirait un canevas suffisant pour qu’un homme connaissant le sujet technique, mais non la langue source, puisse finir le travail. Il en résulterait que la machine de traduction peut se résumer en un dictionnaire, et le concept technique de base est alors le disque King, qui contient le vocabulaire sous forme de pistes remplies de taches noires ou blanches (1 ou 0) déposées photographiquement : ce procédé permettait d’espérer de fortes densités superficielles. Le disque King apparaît dès 1953 dans le PIRE, numéro spécial qui introduit l’informatique dans les cercles électroniques officiels. Le RADC est le promoteur de cette Catalogue informatique – Volume C - Ingénieur Général de l'Armement Henri Boucher Page : 3/389 technologie ; on peut supposer que le RADC a fait traîner l’opération TC1, jugée inutile, jusqu’à cette mise au point, et confié alors à International Telemeter la réalisation, à vrai dire nettement plus simple que celle de TC1, de la machine à traduire AN / GSQ 16, laquelle deviendra le traducteur Mark I de l’ USAF.
Recommended publications
  • 12 Questions To... Natami Team - Part 1
    12 questions to... Natami Team - part 1 Banter (c) Polski Portal Amigowy (www.ppa.pl) Today I will tell you about something unique. I will present you the latest 68k CPU! You may wonder... What actually is N68050? The N68050 (N050) is a new 68k family processor developed by the Natami Team. It runs inside the FPGA together with the Natami chipset. The 050 is the first revision of our 68k CPU architecture. Further on, we will extend the architecture to the N68050E and later the N68070 specification. The N68050 softcore will be the default CPU of the Natami system. But if the user wants to, he could also get a separate CPU card with a physical 68060 for his Natami system, connected to the mainboard over the SyncZorro bus. The development history of the N68050 core. One could say it started in 1998, when Gunnar tried to write his first 68k softcore. But FPGAs were unfortunately too small to accomplish this task back then. The actual development of the Natami softcore started two years ago, after we dismissed Coldfire as a possible CPU for the Natami. Coldfire was interesting, but our testing and estimates showed us that solving it with our own softcore is even better. The first "N68070" softcore design idea was similar to a crossbreed of 68000 and Coldfire. Our first concept was to use a pipeline similar to the Coldfire V3 pipeline. To improve performance we changed this and reworked the pipeline to be longer. Our goal for the softcore was to reach a higher clockrate and to be in all regards better than the original Motorola 68060 clocked at the same speed.
    [Show full text]
  • Schedule 14A Employee Slides Supertex Sunnyvale
    UNITED STATES SECURITIES AND EXCHANGE COMMISSION Washington, D.C. 20549 SCHEDULE 14A Proxy Statement Pursuant to Section 14(a) of the Securities Exchange Act of 1934 Filed by the Registrant Filed by a Party other than the Registrant Check the appropriate box: Preliminary Proxy Statement Confidential, for Use of the Commission Only (as permitted by Rule 14a-6(e)(2)) Definitive Proxy Statement Definitive Additional Materials Soliciting Material Pursuant to §240.14a-12 Supertex, Inc. (Name of Registrant as Specified In Its Charter) Microchip Technology Incorporated (Name of Person(s) Filing Proxy Statement, if other than the Registrant) Payment of Filing Fee (Check the appropriate box): No fee required. Fee computed on table below per Exchange Act Rules 14a-6(i)(1) and 0-11. (1) Title of each class of securities to which transaction applies: (2) Aggregate number of securities to which transaction applies: (3) Per unit price or other underlying value of transaction computed pursuant to Exchange Act Rule 0-11 (set forth the amount on which the filing fee is calculated and state how it was determined): (4) Proposed maximum aggregate value of transaction: (5) Total fee paid: Fee paid previously with preliminary materials. Check box if any part of the fee is offset as provided by Exchange Act Rule 0-11(a)(2) and identify the filing for which the offsetting fee was paid previously. Identify the previous filing by registration statement number, or the Form or Schedule and the date of its filing. (1) Amount Previously Paid: (2) Form, Schedule or Registration Statement No.: (3) Filing Party: (4) Date Filed: Filed by Microchip Technology Incorporated Pursuant to Rule 14a-12 of the Securities Exchange Act of 1934 Subject Company: Supertex, Inc.
    [Show full text]
  • Muxserver 380 Hardware Installation Manual Order Number EK-DSRZD-IM-002
    MUXserver 380 Hardware Installation Manual Order Number EK-DSRZD-IM-002 2nd Edition Second Edition - February 1992 The information in this document is subject to change without notice and should not be construed as a commitment by Digital Equipment Corporation (Australia) Pty. Limited. Digital Equipment Corporation (Australia) Pty. Limited assumes no responsibility for any errors that may appear in this document. The software described in this document is furnished under a license and may be used or copied only in accordance with the terms of such license. No responsibility is assumed for the use or reliability of software on equipment that is not supplied by Digital Equipment Corporation (Australia) Pty. Limited or its affiliated companies. Copyright ©1992 by Digital Equipment Corporation (Australia) Pty. Limited. All Rights Reserved. Printed in Australia. The postpaid READER’S COMMENTS form on the last page of this document requests the user’s critical evaluation to assist in preparing future documentation. The following are trademarks of Digital Equipment Corporation: DEC DIBOL UNIBUS DEC/CMS EduSystem UWS DEC/MMS IAS VAX DECnet MASSBUS VAXcluster DECstation PDP VMS DECsystem–10 PDT VT DECSYSTEM–20 RSTS DECUS RSX DECwriter ULTRIX dt Contents Preface viii Chapter 1 Introduction 1.1 Overview of the MUXserver 380 Network . ................................1–1 1.2 Typical MUXserver 380 Network Configuration ...............................1–2 1.3 The MUXserver 380 . .................................................1–3 1.4 Connecting the MUXserver 380 . ........................................1–6 1.5 Installation Overview . ................................................1–10 1.6 Items Required for MUXserver 380 Installation .............................1–11 1.7 Service Options ......................................................1–12 1.7.1 Digital On-Site Service .
    [Show full text]
  • Lecture 1: Course Introduction G Course Organization G Historical Overview G Computer Organization G Why the MC68000? G Why Assembly Language?
    Lecture 1: Course introduction g Course organization g Historical overview g Computer organization g Why the MC68000? g Why assembly language? Microprocessor-based System Design 1 Ricardo Gutierrez-Osuna Wright State University Course organization g Grading Instructor n Exams Ricardo Gutierrez-Osuna g 1 midterm and 1 final Office: 401 Russ n Homework Tel:775-5120 g 4 problem sets (not graded) [email protected] n Quizzes http://www.cs.wright.edu/~rgutier g Biweekly Office hours: TBA n Laboratories g 5 Labs Teaching Assistant g Grading scheme Mohammed Tabrez Office: 339 Russ [email protected] Weight (%) Office hours: TBA Quizes 20 Laboratory 40 Midterm 20 Final Exam 20 Microprocessor-based System Design 2 Ricardo Gutierrez-Osuna Wright State University Course outline g Module I: Programming (8 lectures) g MC68000 architecture (2) g Assembly language (5) n Instruction and addressing modes (2) n Program control (1) n Subroutines (2) g C language (1) g Module II: Peripherals (9) g Exception processing (1) g Devices (6) n PI/T timer (2) n PI/T parallel port (2) n DUART serial port (1) g Memory and I/O interface (1) g Address decoding (2) Microprocessor-based System Design 3 Ricardo Gutierrez-Osuna Wright State University Brief history of computers GENERATION FEATURES MILESTONES YEAR NOTES Asia Minor, Abacus 3000BC Only replaced by paper and pencil Mech., Blaise Pascal, Pascaline 1642 Decimal addition (8 decimal figs) Early machines Electro- Charles Babbage Differential Engine 1823 Steam powered (3000BC-1945) mech. Herman Hollerith,
    [Show full text]
  • RTEMS CPU Supplement Documentation Release 4.11.3 ©Copyright 2016, RTEMS Project (Built 15Th February 2018)
    RTEMS CPU Supplement Documentation Release 4.11.3 ©Copyright 2016, RTEMS Project (built 15th February 2018) CONTENTS I RTEMS CPU Architecture Supplement1 1 Preface 5 2 Port Specific Information7 2.1 CPU Model Dependent Features...........................8 2.1.1 CPU Model Name...............................8 2.1.2 Floating Point Unit..............................8 2.2 Multilibs........................................9 2.3 Calling Conventions.................................. 10 2.3.1 Calling Mechanism.............................. 10 2.3.2 Register Usage................................. 10 2.3.3 Parameter Passing............................... 10 2.3.4 User-Provided Routines............................ 10 2.4 Memory Model..................................... 11 2.4.1 Flat Memory Model.............................. 11 2.5 Interrupt Processing.................................. 12 2.5.1 Vectoring of an Interrupt Handler...................... 12 2.5.2 Interrupt Levels................................ 12 2.5.3 Disabling of Interrupts by RTEMS...................... 12 2.6 Default Fatal Error Processing............................. 14 2.7 Symmetric Multiprocessing.............................. 15 2.8 Thread-Local Storage................................. 16 2.9 CPU counter...................................... 17 2.10 Interrupt Profiling................................... 18 2.11 Board Support Packages................................ 19 2.11.1 System Reset................................. 19 3 ARM Specific Information 21 3.1 CPU Model Dependent Features..........................
    [Show full text]
  • UDE Memtool FLASH/OTP Memory Programming Tool UDE Memtool Is a Tool for Programming On-Chip As Well As External FLASH/OTP and EPROM's
    UDE MemTool FLASH/OTP Memory Programming Tool UDE MemTool is a tool for programming on-chip as well as external FLASH/OTP and EPROM's. It integrates seamlessly with the UDE Universal Debug Engine Integrated Development Environment. UDE MemTool comes as add-in for the Universal Debug Engine (UDE) and allows the FLASH/OTP programming during the development cycle inside of UDE. UDE MemTool is aware of the memory map and runs the programming algorithm when required. UDE MemTool can be used with a separate frontend interface as tool. All programming functions are available via standard COM automation interfaces, too. Using these interfaces, the features of UDE MemTool may be integrated into automatic production and testsystems or started via scripts. Additionally, UDE MemTool offers a batch mode and a command line interface for automation purposes. UDE GangProgrammer can program FLASH memory devices simultaneously to save time and optimize the resource usage in a production environment. Functions of UDE MemTool UDE MemTool offers the following functions (depending on the type of memory): Erasing the entire memory module or selected sectors of the memory module Loading Intel Hex and Motorola S-Record files Programming all or selected portions of the file into the memory module Comparing all or selected portions of the file to the current contents of the memory module Read back and save-to-disk of the current memory content Setting and Resetting the Chip/Sector Protection if applicable (on-chip only) UCB (User Configuration Blocks), ABM (Alternate Boot Mode), BMI (Boot Mode Index) header handling for some derivatives. UDE MemTool can handle more than one memory module, and is using on-chip RAM.
    [Show full text]
  • UNITED STATES SECURITIES and EXCHANGE COMMISSION Washington, D.C
    Table of Contents UNITED STATES SECURITIES AND EXCHANGE COMMISSION Washington, D.C. 20549 FORM 10-K x ANNUAL REPORT PURSUANT TO SECTION 13 OR 15 (d) OF THE SECURITIES EXCHANGE ACT OF 1934 For the fiscal year ended December 31, 2009 Commission File Number 001-00395 NCR CORPORATION (Exact name of registrant as specified in its charter) Maryland 31-0387920 (State or other jurisdiction of (I.R.S. Employer incorporation or organization) Identification No.) 3097 Satellite Boulevard Duluth, Georgia 30096 (Address of principal executive offices) (Zip Code) Registrant’s telephone number, including area code: (937) 445-5000 Securities registered pursuant to Section 12(b) of the Act: Title of each class Name of each exchange on which registered Common Stock, par value $.01 per share New York Stock Exchange Securities registered pursuant to Section 12(g) of the Act: None Indicate by check mark if the registrant is a well-known seasoned issuer, as defined in Rule 405 of the Securities Act. YES x NO ¨ Indicate by check mark if the registrant is not required to file reports pursuant to Section 13 or Section 15 (d) of the Act. YES ¨ NO x Indicate by check mark whether the registrant (1) has filed all reports required to be filed by Section 13 or 15 (d) of the Securities Exchange Act of 1934 during the preceding 12 months (or for such shorter period that the registrant was required to file such reports), and (2) has been subject to such filing requirements for the past 90 days. YES x NO ¨ Indicate by check mark whether the registrant has submitted electronically and posted on its corporate Web site, if any, every Interactive File required to be submitted and posted pursuant to Rule 405 of Regulation S-T (§232.405 of this chapter) during the preceding 12 months (or for such shorter period that the registrant was required to submit and post such files).
    [Show full text]
  • 315 Random-Sequential Computer System, 1960
    IF RANDOM- SEQUENTIAL COMPUTER SYSTEM NCR provides a practical Price -Performance Ratio Price-Performance is the only accurate measure for evaluating computers. Transaction for transaction the NCR 315 does more work for less money. low-cost, high-performance is the cornerstone of design in the 315. keeps system price down The 315 keeps system cost down with a unique magnetic file system. requires fewer files. .reduces the cost of random type memory. The 315 keeps cost down through a high degree of expansibility. permits tailoring a system to your needs at the lowest possible cost. The 315 keeps cost down through efficient use of COBOL and other automatic coding techniques . .reduces overall programming costs. The 315 keeps cost down through an attractive lease arrangement and a low purchase price. keeps system performance up a The NCR 315 keeps system performance up through unmatched proc- essing flexibility.. permits each application to be processed in the most e5cient manner. The 315 keeps performance up through a high-speed internal operation, balanced by the proper combination of high-speed input-output units. The 315 keeps performance up through automatic program interrupt feature. keeps input-output units operating at maximum rate. re- sults in more efficient utilization of processor time. a The 315 keeps performance up through a powerful command structure . designed specifically for high-speed business data processing. Card Random Access Memory a unique magnetic file system CRAM, an NCR 315 exclusive, uses mylar magnetic cards for data storage. In effect, seven 14-inch strips of magnetic tape have been placed side by side to form the magnetic card.
    [Show full text]
  • PDP-11 Bus Handbook (1979)
    The material in this document is for informational purposes only and is subject to change without notice. Digital Equipment Corpo­ ration assumes no liability or responsibility for any errors which appear in, this document or for any use made as a result thereof. By publication of this document, no licenses or other rights are granted by Digital Equipment Corporation by implication, estoppel or otherwise, under any patent, trademark or copyright. Copyright © 1979, Digital Equipment Corporation The following are trademarks of Digital Equipment Corporation: DIGITAL PDP UNIBUS DEC DECUS MASSBUS DECtape DDT FLIP CHIP DECdataway ii CONTENTS PART 1, UNIBUS SPECIFICATION INTRODUCTION ...................................... 1 Scope ............................................. 1 Content ............................................ 1 UNIBUS DESCRIPTION ................................................................ 1 Architecture ........................................ 2 Unibus Transmission Medium ........................ 2 Bus Terminator ..................................... 2 Bus Segment ....................................... 3 Bus Repeater ....................................... 3 Bus Master ........................................ 3 Bus Slave .......................................... 3 Bus Arbitrator ...................................... 3 Bus Request ....................................... 3 Bus Grant ......................................... 3 Processor .......................................... 4 Interrupt Fielding Processor .........................
    [Show full text]
  • Procesory Ve Směrovačích Firmy Cisco Motorola MPC857DSL
    Procesory ve směrovačích firmy Cisco Pokročilé architektury počítačů Marek Malysz, mal341 Obsah Motorola MPC857DSL.............................................................................................................................1 Motorola 68360.........................................................................................................................................2 Motorola 68030.........................................................................................................................................3 Motorola MPC860 PowerQUICC............................................................................................................3 PMC-Sierra RM7061A.............................................................................................................................4 Broadcom BCM1250................................................................................................................................5 R4600.........................................................................................................................................................5 R5000.........................................................................................................................................................6 R7000.........................................................................................................................................................6 QuantumFlow Processor...........................................................................................................................6
    [Show full text]
  • 16/32-Bit XC2238M, XC2237M
    16/32-Bit Architecture XC2238M, XC2237M 16/32-Bit Single-Chip Microcontroller with 32-Bit Performance XC2000 Family / Base Line Data Sheet V2.1 2011-07 Microcontrollers Edition 2011-07 Published by Infineon Technologies AG 81726 Munich, Germany © 2011 Infineon Technologies AG All Rights Reserved. Legal Disclaimer The information given in this document shall in no event be regarded as a guarantee of conditions or characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights of any third party. Information For further information on technology, delivery terms and conditions and prices, please contact the nearest Infineon Technologies Office (www.infineon.com). Warnings Due to technical requirements, components may contain dangerous substances. For information on the types in question, please contact the nearest Infineon Technologies Office. Infineon Technologies components may be used in life-support devices or systems only with the express written approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may be endangered.
    [Show full text]
  • PDP-A RAM LIBRARY PROG
    .. [Q]OECUS ! PDP-a RAM LIBRARY PROG . CATALOG PDP-8 PROGRAM LIBRARY CATALOG The DECUS Library Staff wishes to express appreciation to the many authors who have submitted new or revised programs and to the many other individuals who have contributed their time to improving the DECUS Library. June 1979 C DIGITAL EQUIPMENT COMPUTER USERS SOCIETY This is a complete PDP-8 DECUS Library Catalog. It includes a complete listing of current PDP-8, BASIC-8, and FOCAL-8 DECUS programs. First Edition December 1973 Updated July 1974 Updated December 1974 Updated May 1975 Updated November 1975 Updated June 1976 Combined and revised March 1977 Updated and revised August 1978 Updated and revised June 1979 Copyright © 1979, Digital Equipment Corporation, Maynard, Massachusetts The DECUS Program Library is a clearing house only; it does not sell, generate or test programs. All programs and information are provided "AS IS". DIGITAL EQUIPMENT COMPUTER USERS SOCIETY, DIGITAL EQUIPMENT CORPORATION AND THE CONTRIBUTOR DISCLAIM ALL WARRANTIES ON THE PROGRAMS AND ANY MEDIA ON WHICH THE PROGRAMS ARE PROVIDED, INCLUDING WITHOUT LIMITATION, ALL IMPLIED WARRANTIES OF MER­ CHANT ABILITY AND FITNESS. The descriptions, service charges, exchange rates, and availability of software available from the DECUS Library are subject to change without notice. The following are trademarks of Digital Equipment Corporation: COMPUTER LABS DECtape FOCAL PDP COMTEX DECUS INDAC PHA DDT DIBOL LAB·S RSTS DEC DIGITAL MASSBUS RSX DECCOMM EDUSYSTEM OMNIBUS TYPESET-8 DECsystem·l0 FLIP CHIP OS-8 TYPESET·ll DECSYSTEM·20 UNIBUS 5/79-14 CONTENTS iii Section 1 General Information 1.1 Special Announcements for 1979 ......
    [Show full text]