DOCSLIB.ORG

The Spare ™ Architecture Manual Version 7

Total Page：16

File Type：pdf, Size：1020Kb

Download full-text PDF Read full-text
The Spare ™ Architecture Manual Version 7 The SPARe™ Architecture Manual Version 7 SOLBOURNE COMPUTER, Inc. 2190 Miller Drive Longmont, Colorado 80501 303 772·3400 For Solboume Support Call: 1·800-447·2861 The X Window System is a trademark of MIT. Sun Mlcrosystems and Sun Workstation are registered trademarks of Sun Microsystems, Inc. Sun-3, Sun-4, SPARe, and DVMA are trademarks of Sun Microsystems, Inc. Part Number: 101482-00 September 1988 Reprinted by permission. Copyright 1988 by Solbourne Computer, Inc. All rights reserved. No part of this publication may be reproduced, stored in any media or in any type of retrieval system, transmitted in any form (e.g., electronic, mechanical, photocopying, recording) or translated into any language or computer language without the prior written permission of Solbourne Computer, Inc., 2190 Miller Drive, Longmont, Colorado 80501. There is no right to reverse engineer, decompile, or disassemble the information contained herein or in the accompanying software. Solbourne Computer, Inc. reserves the right to revise this publication and to make changes from time to time without obligation to notify any person of such reviSions or changes. TABLE OF CONTENTS SECTION 1: INTRODUCTION •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-1 1.1 Introduction 1-1 1.2 Architecture and Implementation ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-1 1.3 Features •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-1 1.4 Using This Manual ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-2 1.4.1 Contents •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-2 1.4.2 Fonts in Text •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-2 1.4.3 Notes •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-3 1.4.4 Grossary •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-3 1.4.5 References •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 1-3 SECTION 2: SPARC ARCHITECTURE OVERVIEW ...................................................... 2-1 2.1 Introduction •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-1 2.2 lU, FPU, and CP ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-1 2.3 Registers ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-3 2.4 Multitasking Support ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-3 2.5 Instruction Categories ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-3 2.5.1 Load and Store Instructions ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-3 2.5.2 Arithmetic/Logical/Shift ••••• ~ •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-3 2.5.3 Control-Transfer Instructions •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-4 2.5.4 Read/Write Control Register ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-4 2.5.5 Floating-point and Coprocessor Operate Instructions ....................................... 2-4 2.6 Processor Data Types •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-5 2.7 Traps and Exceptions ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 2-8 2.8 System Interface ............................................................................................ 2-8 SECTION 3: REGISTERS ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-1 3.1 Introduction •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-1 3.2 Integer Unit r Registers 3-1 3.2.1 Programming Note 3-1 3.3 Special r registers ••••••••••••••••••••••••••••••••••••••••••••••••••••••••• !' •••••••••••••••••••••••••••••••• 3-2 3.3.1 Programming Notes ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-2 3.4 Integer Unit Control/Status Registers ................................................................. 3-4 3.4.1 Integer Program Counters (PC and nPC) •••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-4 3.4.2 Processor State Register (PSR) •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-4 3.4.3 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-5 3.4.4 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-6 3.4.5 Window Invalid Mask Register (WIM) ........................................................... 3-6 3.4.6 Trap Base Register (TBR) ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-6 3.4.7 Y Re:gister •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-7 3.5 Floating-Point Registers •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-7 3.5.1 Floating-Point f registers •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-7 3.5.2 Floating-Point State Register (FSR) ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-7 3.5.3 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-9 3.5.4 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-11 3.5.5 FloatingooPoint Queue (FQ) ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-11 3.5.6 Implementation Note •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 3-11 iii SECTION 4: INSTRUCTIONS •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-1 4.1 Introduction •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-1 4.2 Instruction Formats •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-1 4.3 Load/Store Instructions ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-2 4.3.1 Address Space Identifier ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-2 4.3.2 Addressing Conventions •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-3 4.4 Arithmetic, Logical. and Shift Instructions •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-4 4.4.1 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-5 4.4.2 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-5 4.4.3 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-5 4.5 Control Transfer Instructions •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-5 4.5.1 Delayed Control Transfers ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-6 4.5.2 PC and nPC ............................................................................................ 4-6 4.5.3 Delay Instruction •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-6 4.5.4 Annul Bit •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-7 4.5.5 Programming Notes ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-8 4.5.6 Calls and Returns •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-8 4.5.7 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-9 4.5.8 Trap (Tice) Instruction ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-9 4.5.9 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-9 4.5.10 Delayed Control Transfers Couples ............................................................ 4-9 4.5.11 Programming Note ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-10 4.6 Read and Write Control Registers ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-11 4.7 Floating Point Operate (FPop) Instructions •••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-11 4.8 Coprocessor Operate (CPop) Instructions ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 4-11 SECTION 5: TRAPS, EXCEPTIONS, AND ERROR HANDLING ....................................... 5-1 5.1 I ntraduction •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 5-1 5.1.1 Implementation Note •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 5-1 5.2 Trap Addressing •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 5-1 5.3 Trap Priorities ••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 5-2 5.4 Trap Definition •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• 5-2 5.5 Interrupt Detection •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••
Load more

Recommended publications
  • Overview of the SPEC Benchmarks
    9 Overview of the SPEC Benchmarks Kaivalya M. Dixit IBM Corporation “The reputation of current benchmarketing claims regarding system performance is on par with the promises made by politicians during elections.” Standard Performance Evaluation Corporation (SPEC) was founded in October, 1988, by Apollo, Hewlett-Packard,MIPS Computer Systems and SUN Microsystems in cooperation with E. E. Times. SPEC is a nonprofit consortium of 22 major computer vendors whose common goals are “to provide the industry with a realistic yardstick to measure the performance of advanced computer systems” and to educate consumers about the performance of vendors’ products. SPEC creates, maintains, distributes, and endorses a standardized set of application-oriented programs to be used as benchmarks. 489 490 CHAPTER 9 Overview of the SPEC Benchmarks 9.1 Historical Perspective Traditional benchmarks have failed to characterize the system performance of modern computer systems. Some of those benchmarks measure component-level performance, and some of the measurements are routinely published as system performance. Historically, vendors have characterized the performances of their systems in a variety of confusing metrics. In part, the confusion is due to a lack of credible performance information, agreement, and leadership among competing vendors. Many vendors characterize system performance in millions of instructions per second (MIPS) and millions of floating-point operations per second (MFLOPS). All instructions, however, are not equal. Since CISC machine instructions usually accomplish a lot more than those of RISC machines, comparing the instructions of a CISC machine and a RISC machine is similar to comparing Latin and Greek. 9.1.1 Simple CPU Benchmarks Truth in benchmarking is an oxymoron because vendors use benchmarks for marketing purposes.
    [Show full text]
  • Computer Architectures an Overview
    Computer Architectures An Overview PDF generated using the open source mwlib toolkit. See http://code.pediapress.com/ for more information. PDF generated at: Sat, 25 Feb 2012 22:35:32 UTC Contents Articles Microarchitecture 1 x86 7 PowerPC 23 IBM POWER 33 MIPS architecture 39 SPARC 57 ARM architecture 65 DEC Alpha 80 AlphaStation 92 AlphaServer 95 Very long instruction word 103 Instruction-level parallelism 107 Explicitly parallel instruction computing 108 References Article Sources and Contributors 111 Image Sources, Licenses and Contributors 113 Article Licenses License 114 Microarchitecture 1 Microarchitecture In computer engineering, microarchitecture (sometimes abbreviated to µarch or uarch), also called computer organization, is the way a given instruction set architecture (ISA) is implemented on a processor. A given ISA may be implemented with different microarchitectures.[1] Implementations might vary due to different goals of a given design or due to shifts in technology.[2] Computer architecture is the combination of microarchitecture and instruction set design. Relation to instruction set architecture The ISA is roughly the same as the programming model of a processor as seen by an assembly language programmer or compiler writer. The ISA includes the execution model, processor registers, address and data formats among other things. The Intel Core microarchitecture microarchitecture includes the constituent parts of the processor and how these interconnect and interoperate to implement the ISA. The microarchitecture of a machine is usually represented as (more or less detailed) diagrams that describe the interconnections of the various microarchitectural elements of the machine, which may be everything from single gates and registers, to complete arithmetic logic units (ALU)s and even larger elements.
    [Show full text]
  • Solaris X Window System Reference Manual
    Solaris X Window System Reference Manual Sun Microsystems, Inc. 2550 Garcia Avenue Mountain View, CA 94043 U.S.A. 1995 Sun Microsystems, Inc., 2550 Garcia Avenue, Mountain View, California 94043-1100 USA. All rights reserved. This product or document is protected by copyright and distributed under licenses restricting its use, copying, distribution and decompilation. No part of this product or document may be reproduced in any form by any means without prior written authorization of Sun and its licensors, if any. Portions of this product may be derived from the UNIX system, licensed from UNIX System Laboratories, Inc., a wholly owned subsidiary of Novell, Inc., and from the Berkeley 4.3 BSD system, licensed from the University of California. Third- party software, including font technology in this product, is protected by copyright and licensed from Sun's Suppliers. RESTRICTED RIGHTS LEGEND: Use, duplication, or disclosure by the government is subject to restrictions as set forth in subparagraph (c)(1)(ii) of the Rights in Technical Data and Computer Software clause at DFARS 252.227-7013 and FAR 52.227-19. The product described in this manual may be protected by one or more U.S. patents, foreign patents, or pending applications. TRADEMARKS Sun, Sun Microsystems, the Sun logo, SunSoft, the SunSoft logo, Solaris, SunOS, OpenWindows, DeskSet, ONC, ONC+, and NFS are trademarks or registered trademarks of Sun Microsystems, Inc. in the United States and other countries. UNIX is a registered trademark in the United States and other countries, exclusively licensed through X/Open Company, Ltd. OPEN LOOK is a registered trademark of Novell, Inc.
    [Show full text]
  • Openwindows Reference Manual
    OpenWindows Reference Manual Sun Microsystems, Inc. 2550 Garcia Avenue Mountain View, CA 94043 U.S.A. 1994 Sun Microsystems, Inc. All rights reserved. 2550 Garcia Avenue, Mountain View, California 94043-1100 U.S.A. This product and related documentation are protected by copyright and distributed under licenses restricting its use, copying, distribution, and decompilation. No part of this product or related documentation may be reproduced in any form by any means without prior written authorization of Sun and its licensors, if any. Portions of this product may be derived from the UNIX and Berkeley 4.3 BSD systems, licensed from UNIX Systems Laboratories, Inc., a wholly owned subsidiary of Novell, Inc., and the University of California, respectively. Third-party software, including font technology, in this product is protected by copyright and licensed from Sun's Suppliers. RESTRICTED RIGHTS LEGEND: Use, duplication, or disclosure by the government is subject to restrictions as set forth in subparagraph (c)(1)(ii) of the Rights in Technical Data and Computer Software clause at DFARS 252.227-7013 and FAR 52.227-19. This product or the products described herein may be protected by one or more U.S., foreign patents, or pending applications. TRADEMARKS Sun, Sun Microsystems, the Sun Logo, SunSoft, Sun Microsystems Computer Corporation and Solaris, are trademarks or registered trademarks of Sun Microsystems, Inc. in the U.S. and certain other countries. UNIX is a registered trademark of Novell, Inc., in the United States and other countries; X/Open Company, Ltd., is the exclusive licensor of such trademark. OPEN LOOK is a registered trademark of Novell, Inc.
    [Show full text]
  • Japanese Semiconductor Industry Service
    Japanese Semiconductor Industry Service Volume II Technology & Government Dataquest nn a company of The Dun & Bradstreet Corporation 1290 Ridder Park Drive San Jose, California 95131-2398 (408) 437-8000 Telex: 171973 Fax: (408) 437-0292 Sales/Service offices: UNITED KINGDOM GERMANY Dataquest UK Limited Dataquest GmbH 13th Floor, Centrepoint Rosenkavalierplatz 17 103 New Oxford Street D-8000 Munich 81 London WCIA IDD West Germany England (089)91 10 64 01-379-6257 Telex: 5218070 Telex: 266195 Fax: (089)91 21 89 Fax: 01-240-3653 FRANCE JAPAN Dataquest SARL Dataquest Japan, Ltd. 100, avenue Charles de Gaulle Taiyo Ginza Building/2nd Floor 92200 Neuilly-sur-Seine 7-14-16 Ginza, Chuo-ku France Tokyo 104 Japan (01)4738.13.12 (03)546-3191 Telex: 611982 Telex: 32768 Fax: (01)4738.11.23 Fax: (03)546-3198 The content of this report represents our interpretation and analysis of information generally available to the public or released by responsible individuals in the subject com­ panies, but is not guaranteed as to accuracy or completeness. It does not contain material provided to us in confidence by our clients. This information is not furnished in connection with a sale or offer to sell securities, or in connection with the solicitation of an offer to buy securities. This firm and its par­ ent and/or their officers, stockholders, or members of their families may, from time to time, have a long or short position in the securities mentioned and may sell or buy such securities. Printed in the United States of America. All rights reserved.
    [Show full text]
  • The SPARC Architecture Manual Version 8
    The SPARC Architecture Manual Version 8 Revision SAV080SI9308 SPARC International Inc. 535 Middlefield Road, Suite 210 Menlo Park, CA 94025 415-321-8692 SPARC International, Inc. SPARC is a registered trademark of SPARC International, Inc. The SPARC logo is a registered trademark of SPARC International, Inc. UNIX and OPEN LOOK are registered trademarks of UNIX System Labora- tories, Inc. Copyright 1991,1992 SPARC International, Inc. − Printed in U.S.A. All rights reserved. No part of this publication may be reproduced, stored in a retrieval system, or transmitted in any form or by any means, electronic, mechanical, photocopying, recording or otherwise, without the prior permission of the copyright owners. Restricted rights legend: use, duplication, or disclosure by the U.S. government is subject to restrictions set forth in subparagraph (c)(1)(ii) of the Rights in Technical Data and Computer Software clause at DFARS 52.227-7013 and in similar clauses in the FAR and NASA FAR Supplement. The SPARC Architecture Manual Version 8 Revision SAV080SI9308 1 Introduction This document specifies Version 8 of the Scalable Processor ARChitecture, or SPARC. 1.1. SPARC Attributes SPARC is a CPU instruction set architecture (ISA), derived from a reduced instruction set computer (RISC) lineage. As an architecture, SPARC allows for a spectrum of chip and system implementations at a variety of price/performance points for a range of applications, including scientific/engineering, programming, real-time, and commercial. Design Goals SPARC was designed as a target for optimizing compilers and easily pipelined hardware implementations. SPARC implementations provide exceptionally high execution rates and short time-to-market development schedules.
    [Show full text]
  • Solbournecomputer ~Solbourne Computer
    SolbourneComputer ~Solbourne Computer Series4 and Series5 Theory of Operations Solbourne Confidential· Do Not Reproduce Solboume Computer, Inc. 303-772-3400 1900 Pike Road Longmont, Colorado 80501 For Solbourne support call: 1-800-447-2861 SoIbourne, Series4, SeriesS, Virtual Desktop, Kbus, OSIMP, Object Interface Library (01), and the Solboume logo are trademarks of Solboume Computer, Inc. SPARC, SunOS, and Sun-4 are trademarks of Sun Microsystems. UNIX is a trademark of the AT&T Bell Laboratories. Zilog is a trademark of Zilog Corporation. Exabyte is a trademark of Exabyte Corporation. Ciprico is a trademark of Ciprico Corporation. Xylogics is a trademark of Xylogics Corporation. VMEbus is a trademark of VMEbus Manufacturers' Association. This document contains highly-sensitive confidential information that may only be viewed by employees of Solbourne Computer, Inc. DO NOT COPY OR DISTRIBUTE THIS MANUAL. Part Number: 101250-AB February 1990 Copyright © 1990 by Solboume Computer, Inc. All rights reserved. No part of this publication may be reproduced, stored in any media or in any type of retrieval system, transmitted in any form (e.g., electronic, mechanical, photocopying, recording) or translated into any language or computer language without the prior written permission of Solboume Computer, Inc., 1900 Pike Road, Longmont, Colorado 80501. There is no right to reverse engineer, decompile, or disassemble the information contained herein or in the accompanying software. Solboume Computer, Inc. reserves the right to revise this publication and to make changes from time to time without obligation to notify any person of such revisions or changes. Preface This manual covers the theory of operation of the Solbourne Series4 and SeriesS systems.
    [Show full text]
  • The SPARC Architecture Manual Version 8
    The SPARC Architecture Manual Version 8 Revision SAV080SI9308 SPARC International Inc. · 535 Middle®eld Road, Suite 210 · Menlo Park, CA 94025 · 415-321-8692 SPARC International, Inc. SPARC is a registered trademark of SPARC International, Inc. The SPARC logo is a registered trademark of SPARC International, Inc. UNIX and OPEN LOOK are registered trademarks of UNIX System Labora- tories, Inc. Copyright 1991,1992 SPARC International, Inc. − Printed in U.S.A. All rights reserved. No part of this publication may be reproduced, stored in a retrieval system, or transmitted in any form or by any means, electronic, mechanical, photocopying, recording or otherwise, without the prior permission of the copyright owners. Restricted rights legend: use, duplication, or disclosure by the U.S. government is subject to restrictions set forth in subparagraph (c)(1)(ii) of the Rights in Technical Data and Computer Software clause at DFARS 52.227-7013 and in similar clauses in the FAR and NASA FAR Supplement. The SPARC Architecture Manual Version 8 Revision SAV080SI9308 1 Introduction This document speci®es Version 8 of the Scalable Processor ARChitecture, or SPARC. 1.1. SPARC Attributes SPARC is a CPU instruction set architecture (ISA), derived from a reduced instruction set computer (RISC) lineage. As an architecture, SPARC allows for a spectrum of chip and system implementations at a variety of price/performance points for a range of applications, including scienti®c/engineering, programming, real-time, and commercial. Design Goals SPARC was designed as a target for optimizing compilers and easily pipelined hardware implementations. SPARC implementations provide exceptionally high execution rates and short time-to-market development schedules.
    [Show full text]
  • A Parallel Processing Architecture for CAD of Integrated Circuits
    s.\21õ A Parallel Processing Architecture for CAD of Integrated Circuits Bruce A. Tonkin, B.E.(Hons.) Departrnent of Electrical ancl Electronic Engineering The University of Aclelaicle Aclelaicle, South Australia. September 1990 -¿.f û. v,=) a- * å.". Å \t 1,'l Contents Abstract x Declaration xi Acknorr-ledgements xii 1 Introduction 1 1.1 Computer Aided Design of Integrated Circuits 1 I.2 Synthesis Tooìs 6 I.2.1 Algorithms 6 n I.2J..I Heuristic Algorithms I 1.2.1.2 Simulated Annealing 8 1.2.1.3 Iinosledge-based Systems 10 1.2.2 Examples 10 1.2.2.1 Cellgenerators 10 7.2.2.2 Compactors 11 1.2.2.3 Routers 72 7.2.2.4 Placement tools 12 I.2.2.5 Silicon comPilers t2 1.3 Static Analysis Tools 13 1.3.1 Algoritìims 13 1.3.1.1 Layor.rt analysis algorithms . 13 1.3.1.2 Netu'ork analysis algorithms t4 1.3.1.3 Test generation algorithms . 15 1.3.1.4 Flielarchical analYsis t7 1.3.2 Examples t7 7.3.2.1 Cilcuit extractors 17 1.3.2.2 Netu'ork comParators. - 18 1.3.2.3 Design rule checkers 18 7.3.2.4 Electrical rule checkers 19 1.3.2.5 Tiningverifiers 19 1.3.2.6 Test generation tools 20 r.4 D¡-namic Analr-sis Tools 20 1.-l.1 Algorithrns 2I 1.4.1.i Direct nethods 2l I.4.I.2 Relaration methods 24 1.4.1.3 Er¡ent driven simulators 25 1.4.1.4 Device moclels 26 1.1.2 Examples 26 1.4.2.I Circuit simulators 27 I.4.2.2 Timing simulators 27 L4.2.3 Logic simulatols 28 L4.2.4 Fault simulation 29 1.4.2.5 Functional simula'tors 30 I.4.2.6 Behavioural simulators 31 1.4.2-7 i\{ixed ler-el simulators 31 1.4.2.8 Nlixed mode simulat'ors 31 1.5 Summary 32 2 Background óÐ
    [Show full text]
  • Name Synopsis Description Platforms Network
    XFree86(1) XFree86(1) NAME XFree86 - X11R6 X server SYNOPSIS XFree86 [:display][option ...] DESCRIPTION XFree86 is a full featured X server that was originally designed for UNIX and UNIX-likeoperating sys- tems running on Intel x86 hardware. It nowruns on a wider range of hardware and OS platforms. This work was originally derivedfrom X386 1.2 by Thomas Roell which was contributed to X11R5 by Sni- tily Graphics Consulting Service. The XFree86 server architecture was redesigned for the 4.0 release, and it includes among manyother things a loadable module system derivedfrom code donated by Metro Link, Inc. The current XFree86 release is compatible with X11R6.6. PLATFORMS XFree86 operates under a wide range of operating systems and hardware platforms. The Intel x86 (IA32) architecture is the most widely supported hardware platform. Other hardware platforms include Compaq Alpha, Intel IA64, SPARC and PowerPC. The most widely supported operating systems are the free/Open- Source UNIX-likesystems such as Linux, FreeBSD, NetBSD and OpenBSD. Commercial UNIX operat- ing systems such as Solaris (x86) and UnixWare are also supported. Other supported operating systems include LynxOS, and GNU Hurd. Darwin and Mac OS X are supported with the XDarwin(1) X server. Win32/Cygwin is supported with the XWin X server. NETWORK CONNECTIONS XFree86 supports connections made using the following reliable byte-streams: Local On most platforms, the "Local" connection type is a UNIX-domain socket. On some System V plat- forms, the "local" connection types also include STREAMS pipes, named pipes, and some other mechanisms. TCP IP XFree86 listens on port 6000+n,where n is the display number.This connection type can be disabled with the ­nolisten option (see the Xserver(1) man page for details).
    [Show full text]
  • The SPARC Architecture Manual
    The SPARC Architecture Manual Version 8 Revision SAV080SI9308 The SPARC Architecture Manual Version 8 Revision SAV080SI9308 SPARC International Inc. 535 Middlefield Road, Suite 210 Menlo Park, CA 94025 415-321-8692 SPARC International, Inc. SPARC® is a registered trademark of SPARC International, Inc. The SPARC logo is a registered trademark of SPARC International, Inc. UNIX® and OPEN LOOK® are registered trademarks of UNIX System Labora- tories, Inc. Copyright © 1991,1992 SPARC International, Inc. − Printed in U.S.A. All rights reserved. No part of this publication may be reproduced, stored in a retrieval system, or transmitted in any form or by any means, electronic, mechanical, photocopying, recording or otherwise, without the prior permission of the copyright owners. Restricted rights legend: use, duplication, or disclosure by the U.S. government is subject to restrictions set forth in subparagraph (c)(1)(ii) of the Rights in Technical Data and Computer Software clause at DFARS 52.227-7013 and in similar clauses in the FAR and NASA FAR Supplement. Contents Chapter 1 Introduction .......................................................................................................... 1 1.1. SPARC Attributes ........................................................................................................... 1 Design Goals ................................................................................................................... 1 Register Windows .......................................................................................................
    [Show full text]