七
k l
n CoDA ， 二
n y n x n
2015 1
Exploring Energy and Scalability in Coprocessor-Dominated Architectures for Dark Silicon Regime
By Zheng Qiaoshi
Under the Supervision of Professor Gao Deyuan
A Dissertation Submitted to Northwestern Polytechnical University
In partial fulfillment of the requirement For the degree of Doctor of Computer Science and Technology
Xi’an, P. R. China January 2015
! 些 w m 产 g 些 vm m 二 g p m m w m g m u 些 亿 v 丽 v亚m u g w m x g 丽 ，w m 产 ，y pg! y x 10 u m 产 y g w m m ， 享 产 ，y 业 y u g ， CoDA k Coprocessor-Dominated Architecturelg! GreenDroid 互 乘 于m 七 CoDA ， f f f CoDA ， 二 m v n k1l CoDA m 且 CoDA g m 乱 m 乱 乱 y ug m ，书y g 仍 22nm v 7mm2 ，书y 90% g m CoDA ， g k2l CoDA 于 享 m CoDA ， m CoDA ， g ， w m p w y m p y ， g 万 p CoDA ， f o ， m g k3l CoDA ， w Cache f f v 二 g vmx ， CoDA 5.3 5 kenergy-delay product, EDPl o u CoDA m 3.7 3.5 EDP g 且 CoDA g
I 七
m CoDA m CoDA g k4l CoDA g m g m 介 CoDA 产 产 w m 书 y m 亚 g CoDA ，产 QsCore g 仍 QsCore m 41% 2 y m 亮 11.1%~22.1%g k5l FPGA vp CoDA m FPGA 个 w 二 m 2D-mesh u g 乔 m p 2D-mesh g ASIC FPGA FPGA 于 乔 g 之 m Virtex 6 FPGA CoDA ， g
上n mCoDAm ，m m m
II
Abstract
FD6 F
As silicon technology approaching its physical limitation, the traditional scaling theory guided by Moore’s Law and Dennard’s Law is about to fail. Under the limited power budget, we find the Utilization Wall and Dark Silicon phenomenon exist in current chip designs in the Post-Dennard scaling era. Furthermore, the dark silicon phenomenon will worsen precipitously with each process generation, making the chip design go into the dark silicon regime. In the dark silicon regime, the percentage of a chip that can switch at full frequency is dropping precipitously, which leaves more and more on chip transistors couldn’t utilize. So silicon area becomes less expensive relative to power and energy consumption. This shift calls for new architectural techniques that trade dark silicon area for energy efficiency. One such technique is the use of heterogeneous specialized coprocessors. Because the specialized coprocessors could save more than 10x energy than general-purpose processors, so employing coprocessors could improve the energy efficiency of the system for single application. However, most of the common systems have a great number of diverse workloads, in order to improve the energy efficiency of such system, architects need to employ hundreds or even thousands of specialized coprocessors and schedule software to run on these coprocessors. As the number of coprocessors scales up, these designs will transform from coprocessor-enable systems to Coprocessor-Dominated Architectures (CoDAs). As a member of UCSD GreenDroid group and Dark Silicon Center, the author writes this paper at UCSD. This paper focus on the theory, scalability, energy efficiency, and some potential issues about the CoDA. The innovations include the followings: (1) This paper makes the feasibility study of CoDA, and demonstrates CoDA is suitable for the Dark Silicon regime. This paper analyzes the Android mobile software stack, and finds most applications running on native libraries and virtual machine. If we build coprocessors for these shared codes, most of the software will run on coprocessors. Then, the paper analyzes web browser, and uses silicon to build it. The results show that it only need 7mm2 chip area to cover 90% web browser dynamic execution on specialized coprocessors under 22nm process. Its only take an acceptable piece of silicon area could cover most of the application execution, which indicate that CoDA is suitable for the Dark Silicon regime. (2) In order to explore CoDA’s design space under acceptable speed, the paper proposes a CoDA analysis model. The CoDA architecture in analysis model could employ a
III 七 multi-dimension scalable structure. In this paper, CoDA could compose by different number of tiles, each tile can contain different number of coprocessors and each coprocessor could be heterogeneous. The analysis model could evaluate the energy, performance and area of each specific CoDA design, and the design parameters includes both high level architecture configurations and low level implementation configurations. (3) Exploring the CoDA energy efficiency under different Cache configurations, tile sizes, coarse-grained energy management strategies and the transistor libraries. Under the optimal configuration, CoDA design approach that can deliver 5.3× improvements in energy efficiency and 5.0× improvements in energy-delay product for small workloads could continue to yield improvements of 3.7× in energy and 3.5× in energy-delay for designs covering over 100 applications. A scalable CoDA design can continue to deliver superior efficiency even for large workloads, which means CoDA could scale. In addition, the paper finds even with aggressive power management, leakage is still a sizable fraction of CoDA energy that grows with coprocessor count. (4) Exploring the influence of concurrent execution on CoDA’s energy efficiency. The effects are divided into positive and negative sides. On the positive side, running multiple threads on a CoDA increases overall energy efficiency because it amortizes fixed energy costs, including those due to leakage, across the work from multiple threads. On the negative side, when the target workloads drive CoDA generation mismatched the real workloads, concurrent threads raise the possibility of competition for c-cores, which could reduce the average energy efficiency of the system. The paper proposes to integrate the merged QsCore into CoDA to reduce the competition conflicts. The results show that using QsCore to provide twice number of C-cores for each type, only cost 41% additional area, but it could improve the energy efficiency from 11.1% to 22.1% in the non-uniform case. (5) Because single FPGA chip implemented on current technology process does not have enough recourse to emulate the CoDA chip target on next generation process. The paper proposes an inter-chip scalable 2D-mesh network, which connected by cross chip ring network. The inter-chip design also provides flow control for each physical channel of the 2D-mesh. The ring network design provides two types of connectors for crossing the chip. One is ASIC to FPGA (MURN IO) connector; the other one is FPGA to FPGA (FMC) connector. By using the inter-chip 2D-mesh network, the paper uses two Virtex 6 FPGA boards to set up the CoDA prototype system at the first time.
IV
Abstract
Key words: Dark Silicon, Coprocessor-Dominated Architecture (CoDA), Massively Heterogeneous, Coprocessor, Energy Efficiency, Scalability
V
8
0L ][ M] 888
D88
F8
F888
七
二
( ，
( 2Y30 /
( 2Y30 ， /
( ( )
)
七 ， -
( 2Y30 ， /
( y 2 MY[O /
( 2 MY[O /
( ( 2 MY[O ， (
( ) 产 2 MY[O ， ((
( 2 MY[O 为丽 ()
( 2 MY[O 万 (
( ( A MY[O (
( ( (,
( ( ( A MY[O ， (-
( ( ) A MY[O ， (.
( ( A MY[O x万 (/
( ) 6[OOX3[YSN )
( ) ， )(
( ) ( 6[OOX3[YSN ))
( AS2R[YWO )
VII 七
( )
( ( 2Y30 ),
( )-
) 2Y30 )/
) 2Y30 ， )/
) 2Y30 ， )/
) ( 2Y30
) ) 2Y30 )
) ( 2Y30 )
) ( x )
) ( (
) ) 2Y30 ,
) ) ,
) ) ( -
) ) ) f /
) 2Y30 ， 于
)
) ( x (
) )
2Y30
2Y30
( 2Y30 于 ,
( 2Y30 ,
( ( 2Y30 x产 /
( ) 2Y30 x /
) 2Y30 ,
) 2Y30 ,
) ( y ：x ,(
) ) x ,)
2Y30 ,)
,,
, ,-
VIII
2Y30 x ,/
1 OT WZ ,/
1 OT WZ -(
( 于 C 8% -)
) -
(3 WO R -.
28 V Q -/
, .(
( 2Y30 .)
( .)
( ( 6[OOX3[YSN 5 60 .
( ) 仍 .-
) 2Y30 ./
) 个 ./
) ( A 2Y30 个 享 /
) ) /)
/-
, //
, //
, ( p
)
)
于 七
IX
1-1 ITRS 2012 [15] ...... 3 1-2 ： [10] ...... 4 1-3 亿 于 ...... 5 1-4 40nm ， ...... 11 1-5 ITRS CoDA [15] ...... 13 1-6 ， ...... 18 2-1 C-core ， ...... 21 2-2 产 C-core GreenDroid ， ...... 23 2-3 C-core 于为丽 ...... 24 2-4 ...... 25 2-5 ...... 26 2-6 S-core ， ...... 27 2-7 S-core ，五 乔 ...... 28 2-8 ， ， ...... 29 2-9 FPGA ...... 30 2-10 ...... 31 2-11 Gartner PC ...... 31 2-12 Gartner w ...... 32 2-13 ...... 33 2-14 GreenDroid p ...... 33 2-15 GreenDroid 产 C-core ...... 34 2-16 于 ...... 35 2-17 x ...... 36 2-18 乱 x ...... 36 3-1 (a) CoDA (b) y 产 ...... 40 3-2 ...... 42 3-3 ...... 49 3-4 ...... 49 3-5 ...... 50 4-1 (EDP) vs. vs. ...... 57
XI 七
4-2 EDP ...... 59 4-3 ...... 61 4-4 ...... 61 4-5 C-core ...... 62 4-6 ...... 63 5-1 Basejump ...... 70 5-2 ...... 71 5-3 2D mesh ...... 73 5-4 MURN IO ...... 75 5-5 久 ...... 76 5-6 ...... 77 5-7 2D mesh x 丽 BDIOM ...... 78 5-8 久 2D-mesh ...... 79 5-9 PCI Plug ...... 80 5-10 PCI Plug ， ...... 81 5-11 Basejump 之 ...... 82 5-12 ， ...... 85 5-13 GreenDroid ...... 86 5-14 FPGA 仍 cjpeg ...... 88 5-15 ： IP ...... 93 5-16 ： ...... 94 5-17 k l k l ...... 95 5-18 I/O 了 I/O ...... 96 5-19 亚kIR Dropl ...... 97
XII
1-1 x [8] ...... 2 2-1 ，产 C-core ...... 22 2-2 S-core ...... 30 2-3 R 16 ：v ...... 30 3-1 ...... 45 3-2 ...... 47 3-3 CoDA 于 ...... 51 3-4 w m ...... 52 4-1 ...... 58 5-1 PIO ...... 81 5-2 FPGA 仍 RTL ...... 84 5-3 仍 享 ...... 85 5-4 ...... 87 5-5 ...... 87 5-6 S-CoDA 个 、 个 ...... 90 5-7 S-CoDA ...... 91 5-8 亮 久 ...... 92 5-9 S-CoDA 争 ...... 92 !
XIII
1 七
Equation Section (Next) 1
u o P 30 mVLSI [1] [2]m g 30 m CMOS m 串 串 f 串 串 亚 g p m p m 丽 m v亚 丽 享 v亚g 乎 w vm u 产 2 g 30 m 串 串 m 串 串 f 乱 w ： g f f f g 乎 m g u产 乐 w 予m 丽 享 w 亚 v 亚g vm 亿 v 丽 v亚g 二 [3-6]m [7-13]g v m 七 f 云 二 g 且 二 kUtilization Walll 些 m p m u 丽 亚 g 二 书 g DRAM kRobert H. Dennardl[2] 1974 p S2( Sm 1.4) m 亿 S m v S3k2.8l gx m 亚 1/Sm ： 亚 1/Sg u w g 云 二 n1l w 串 串 m 串 串 丽 g2l m w g k1-1l g t乱 m p m m t g 130nm m m 亚 1/S2g u 产 S2 m w
1 七
g 七g 之 1-1 g 1 pCVfIVIV=++α 2 (1-1) 2 dd leakage dd sc dd 90nm m g t乱 n f g um 乱 m w 亚 [14]g
2 fVVVmax ∝−()/dd t dd (1-2) k1-2l 丽 m 丽 x
g 丽 mVdd 亚 Vt 亚 g
IVTsubthreshold∝−exp( th / ) (1-3) k1-3l m g 且 亚 m 予g k1-2l k1-3lm m w 亚 享 w g vm 丽 些m w 亚 g 亚 w m u m g 1-1 x [8]
CMOS 1 1 1 1 kW, Ll 1/S 1/S S2 S2 亿 S S 1/S 1/S ： 1/S 1 =!FCV2 1/S2 1 = x 1 S2 =1/ 1 1/S2 1-1 t v m g w m u 丽 S2g vm u 亚 1/S2g 二 七 m g m g 且 p m u 个 2.8 k mS2xSlg 2
1 七
些 vm 1.4 g m ， g vm u 丽 享 w m ； m8 uk 之 4 l 93.75% g 1-1 ITRS[15] 2012 1 2001 g u 七 g m CMOS m m 乐 v m w 2g
1-1 8B A ( ( [15]
， 享 个 g m ， o m ， kenergy effciencylm u 个 g 2005 丽 ：g ： 1-2g65nm 32nm 丽 之 2 m S=65/32 2g 七um u 产 4 ：m 享 4 久 g w 些u m
1 ITRS 2012 2013 m 2013 七 乐 k2015 1 之lm 2012 g http://www.itrs.net/Links/2012Winter/1205%20Presentation/DesignSD_12052012.pdf 2 d e m dDark Silicon EraefdDark Silicon Regimee dDark Silicon Ageeg d Dark Silicon Regimeem 么 w m 享 ， g 上 m 乐 且d eg m 且 二 g
3 七
w v1m 65nm 32nm ， ： 2 m 亿 w k 乱 lm g p ： w m 亿 g 乐 p 于 , ： p m亿 p g w m u 乱 个 m 个 k 付 乱 lg
1-2 ： [10]
p g m Intel 4 I7 NehalemfSandy BridgefIvy Bridge Haswell mI7 ， 七g 亿 予 m ： m 1-2 于 p 于 g m Mac Pro [16] Intel ： 串 m 亿串 g 6 ： 亿 3.5GHzm 12 ： 亿 2.7GHz2g m 仔 920 big.LITTLE ，[17], ， ； 享 4 ： Cortex-A15 m 4 ： Cortex-A7 m 亿 v 8 ：g 1-3 亿 于 k ISSCC 2014 [18]lm 2005 m 亿 w 予g 七 1-2 m 于 p m u 串 串 g ： ， p ， 于 m w g p 七 ： ，
1 w 主 f m g 4W m 50Wk lg 2 ： 亿 wp g u ： m乐 t Cachem m 乱 g 4
1 七
[7-11]g m 12nmf8nm ， 二 m享 ， p举 m p举 享 二 w m m g
1-3 亿 于
w f o p 些亿 v [8]g m k 久lg Cache 久m Cache 丽亿 1%o 乱 g m w 串 串 g ， u ， v 享 v 1g 且 d 二 e ， 个 g
亮p 仅 m 两 f g 二 f 之 g pv f g 二 m 且 二 g x f w m p 串 u些m u些 f f ， g u些 些 vm u w 丽g
1 二 g
5 七
m u f 亚 丽亿 g ， m ， 个 m 些1g m ， m 14nmf8nm 么 些 ， 二 g 二 2006 乘 kUCSDl Michael Taylor Steven Swanson m 2010 ASPLOS u UCSD Michael Taylor Steven Swanson 互 [5]g 2010 HotChips u UCSD 二 p kDark Siliconl[6]2g 2011 ISCA um 人 Hadi [11]m ， m p u ： g g 2012 ISCA mUCSD Michael Taylor f Steven Swanson Jack Sampson( ) p Dark Silicon kDaSilgx m DAC 2012 umUCSD Michael Taylor p ， [10]m p g u Michael 乐 CoDAkCoprocessor-Dominated Architecturel m CoDA ， g2013 UCSD Michael Taylor Steven Swanson 久m 久 p IEEE Micro y m y 七 g g m 2010 2013 m 2014 u 且m ， v 3n1l 之 产 y 久o2l (Dim Silicon)m ： 亚 乱 亿 o3l MOSFETo4l乎 g y gUCSD Michael Taylor 4fSteven Swanson 5 Jack Sampson 互》 k 互 lg UCSD 互 2010 ASPLOS u [5]m 七 二 m 七 七 m 仍
1 Intel Die m且 些 v 乱 g 2 Dark Silicon 上 w UCSD mARM CTO Mike Muller ARM u 上m g http://www.eetimes.com/document.asp?doc_id=1172049m 上 Prof. Michael Taylor g 3 x Prof. Michael Taylor w m Die m 乎 g 4 他 Raw ， g ， ： ， mRaw ， g 5 人 WaveScalar ， 6
1 七
七 二 g七 Conservation-core ( C-core) “ ，m y p g 七 [13, 19] C-core ， m p m g [20] C-core g m 2010 HotChips SoC 乱 pp 七 mUCSD 七 [6] 二 kDark Siliconlm 产 C-core GreenDroid “ g 七 [4]m 七 [3]m 七 GreenDroid m 仍 g m 七 乐“ GreenDroid 仍 g GreenDroid g 2012 DAC DaSi u 七 [10] w g m 亦 g 七 Michael 七 [7-9]g m 七 CoDA ， g Doug Burger 1f 也 Karu 2 人 Hadi Esmaeilzadehk l 互 y g 互 七 2011 ISCA g 七 [11]七 vm ： ， g 七 w ： ， m g CPU ，m产 之 35 ： 产 ： g m 乐 m ： ， k99% u 乱 l 且 m 8nm 3.7 g [21, 22] 也 Karu gDySER m 之 。 五 u g 2012 1st DaSi u Lisa Wu Martha A.Kim 七 [23] w 产 m vt 七n1l 之 SPEC2006 产m C-core DySER 亮 ， C o2l Java 产 w
1 也 x SimpleScalar m 于 TRIPS g 2 x TRIPS g
7 七
o3l y m 产 g 七 w C-core m 七 CoDA g 七 g 七 y 久 g [24] y g 七 ， 久 g七 w m ， 久 g ， 久 w 于 m g Cadence p ， y 二 [25]g y g [26] m ， x 乔 g y g 亚 亚 亿g ； [27-30]m g p m ！ m p 于 之 g 于 么 u些 g m 于 m m m u g ； 七 [31] g 七 ， 产 ：m ： o m 亚 乎 knear threshold voltagelm g m m 享 ：g 七 七 g 互 [32, 33] ： u ， ， ，kTopologically Homogeneous Power-Performance Heterogeneous, THPHlg ： ， p ， ： m p ： w -亿 kvoltage-frequencyl g 享 m 义 亿 ：u ox m w享 m 义 亿 ：u m g Dark Silicon g g 》 g [34] 》 ktunnel field-effect transistors, TFETl 久 gx MOSFET TFET m g TFET MOSFET g 七 ： MOSFET
8
1 七
： TFET ：g 乎 什m 享 乎 乎 w 亚 g [35-38] 人 乎 g乎 kapproximate computingl 2012 ITRS m 且 享 乎 享 vm 亚 m g 乎 [39] [37] g ，u乎 享 f 下 f ， g p 乐 n p u [40]g k l k l u [41]g k lf k l [42] f p g k l [43] u ： ， 业 g big.LITTLE 亮 ： ， 二 [44]g ， p v g m ， 4 g y 久fw - ： w 久 g 久 ， pm p ， [8]g m g 800 100 s m 100 v g f 久 ， m 乐 亿 (Dim)my m x gx 亿 m v 么 1KHzg 两 m 之 d e m ， g p 享 亿 f予 g B
B CoDA(Coprocessor-Dominated Architecture) 乎 UCSD GreenDroid 互 Prof.
9 七
Michael Taylor 个 ，g ， f f y m 产 ， g 些 p p y g m 为丽 y u g 些 m v CoDA ： m 久 乱 g m p y ： 事k lg CoDA ，x g y m w w g w f 乔 w m ，m 于 乔 乐 gCoDA p y p 产 g 亿 m d 亿 e 1000 g CoDA ， y m 亚 久 亿 g CoDA p y g t 乱 久d em p 乱 乱 d 久eg CoDA y m p y m 乱 y g 互 CoDA ， u g ， w m乐 y m ， y 之 g CoDA ， m y 于为 丽 m为丽之 u g g 22nm vm 个 ， CoDAm CoDA ， u y g! 产 y CoDA 乱 y um 之w 产 y y u gy 串 m CoDA ，u 串 g CoDA ， vp g m m u 串 串 m g CoDA ， 个 y 享 m 之 y 乱 g x m u k lm p ky lg m ， y gCoDA
10
1 七
p y m [45]m k10-1000 l[5]g 乎 ， y m p y 亚 10 u [6,! 12]g y 于 g tm m p m 享 业 p 业 g ， y m 业 为 丽 y u g 之 m y m g y m g y m o o乎 m 串 串 m ， y g
1-4 XW ，
11 七
1-4 2011 [46]m 产 y g y m x w u m g 七u CoDA ， m CoDA ， 产 y 乐 v 二 n 1l x g x 于 p m u g m 产g 串 串 w y m py g w 二 n m y y 于 m CUDA AMD Nvidia GPUo m y u m CELL u g 2l y 亮 m享 个 gx ：f ： w m u产 p y ， f w g 享 p y g 3l 乱 gx七 Amdahl [47] m m 乐 um 亮 些g UCSD GreenDroid 互 [5, 13] Conservation CoreskC-corel y u y u t 二 m CoDA ， g my 二 g y y m x g m w 串 串 y m 乎 x 于 g mC-core 业 ABIm u 业 p 业 C-corem 为丽 y g y C-core w享 m 且 习 g w y g tm C-core g 产
12
1 七
C-core m 乱 u m 乱 C-core u m y g C-core CoDA ， g 于 y 乱 g g C-core m 互 GreenDroid gGreenDroid 享 y C-core 产 ， g m GreenDroid 乐 y m g m 互 七 CoDA u m CoDA ，g 互 m ITRS 2012 Dark Silicon1 CoDA k2013 lm 1-52g 互 CoDA ， 乱 (DARPA) 之v ， (Center for Future Architectures Research, C-FAR) g
1-5 ITRS CoDA [15]
y g u w mCoDA ， 享 v m 且 ， 享 u w
1 ITRS Dark Silicon p power off 久 g 2 ITRS 2012 2013 m 2013 七 乐 m 2012 g http://www.itrs.net/Links/2012Winter/1205%20Presentation/DesignSD_12052012.pdf
13 七
y m y 产 CoDA ，g CoDA ， p 七 g w CoDA ， 产 y v 二 g m CoDA ， m产 y m CoDA g x m p y m 产 y p ， u 乔 m 享 g! m x mCoDA ， u 乱 k n争 lm m 二 g! tm y 于为丽 亿 f 为丽 k 乔 m l Cache g m y g! m 产 y m 产 w o m C/core 乱 m EDA 享 g! u 两二 享 CoDA ， 二 m 二 CoDA ， ： 二 gCoDA ， 二 v n! 1lCoDA g CoDA ， 产 y m p y g ， p 二 g CoDA ， f m g CoDA ug mCoDA ，享 g 二 g! 2lCoDA ， g CoDA 产 u y m 享 CoDA ，g m w m CoDA ， w u m CoDA ， g m mCoDA ，乐享 ，f g t 二 g! 3lCoDA m CoDA ， ： 二 gCoDA g 乔f vm CoDA ， x ， 乐 m CoDA ： 二 g CoDA mCoDA ， m CoDA g 于 g! 4lCoDA g 仍 ， p [48]m
14
1 七
，享 东 g GreenDroid/CoDA ， f m享 FPGA g ， g CoDA g! CoDA ， y 二 g y p乱 k n 亿 f lm CoDA ， 享 y m y g y m 丢 y u m / g m 亚 CoDA g m 享 p g! p 享 七 二 乐 nal CoDA m obl CoDA ， mx ， o! ! o UCSD UCSD GreenDroid Dark Silicon t g C-core GreenDroid y m 产 u y CoDA ， 二 g m UCSD GreenDroid m GreenDroid/CoDA FPGA f Linux 介 f 下 f 乱 C-core ， 2 RTL 45nm 仍 g 于 ， ，五 ： ， m API g m v g k1l S-core g C-core 亮 m f 乱 S-core gS-core Imagine MASA m ， oS-core 乱 ，五 m 之 ， g m m 介 m 、 p f f f API g k2l CoDA g 互 m p g 二 f f 业 g
15 七
GreenDroid y 万 m 90% 享y m 乱 g k3l CoDA ， 万 g 互 um p CoDA ， 万 g CoDA f g 万 CoDA ， ，u m g f ， 业 CoDA ， g 万 于 p ， m fCache o乐 p m f g k4l 万 7200 w CoDA g CoDA ，w y ，m乐 产 352 y CoDA ，g 万 CoDA f m CoDA g 之 CoDA CoDA 乱 m CoDA 享 二 g 乐 CoDA x CoDA 七g k5l GreenDroid FPGA g GreenDroid 互 GreenDroid FPGA g Basejumpm f f介 fPCB 、 m w 互 互 g Basejump FPGA gGreenDroid GreenDroid 产 Basejump g 乐 乱 g 乐 云 n f 严 m 4-6 互 g u m v n k1l CoDA m 且 CoDA g m 乱 m 乱 乱 y ug m ，书y g 仍 22nm v 7mm2 ，书y 90% g m CoDA ， g k2l CoDA 于 享 m CoDA ， m CoDA ， g ， w m p w y m p y
16
1 七
， g 万 p CoDA ， f o ， m g k3l CoDA ， w Cache f f v 二 g vmx ， CoDA 5.3 5 kenergy-delay product, EDPl o u CoDA m 3.7 3.5 EDP g 且 CoDA g m CoDA m CoDA g k4l CoDA g m g m 介 CoDA 产 产 w m 书 y m 亚 g CoDA ，产 QsCore g 仍 QsCore m 41% 2 y m 亮 11.1%~22.1%g k5l FPGA vp CoDA m FPGA 个 w 二 m 2D-mesh u g 乔 m p 2D-mesh g ASIC FPGA FPGA 于 乔 g 之 m Virtex 6 FPGA CoDA ， g 二 CoDA ， m CoDA ， 七 m g p 七m f m f ，g CoDA CoDA gCoDA y C-core S-coreg 七 CoDA ， g m u m CoDA ， g CoDA 七 g 七 dGreenDroid: An architecture for dark silicon ageefdSiChromenA Silicon Browser” dAn Evaluation of the Many-core Longtium SP Computer Systemeg
17 七
t CoDA ，f f f f 于g CoDA ， m ，f m p 万 m t CoDA f g CoDA 二 CoDA g 七 dExploring Energy Scalabiligy in Coprocessor-Dominated Architectures for Dark Siliconeg CoDA m 七 CoDA ， g CoDA 七g 七 dExploring Energy Scalabiligy in Coprocessor-Dominated Architectures for Dark Siliconeg 乱 七 dTolerating memory latency: L2 cache actively push architecturee dAAP and AAPM: improved prefetching structures of the L2 cachee g
iu CoDAho r D G j
B CoDAho CoDA CoDA CoDA a Dj r D e j A
p S h C o s d h e a S o a C n d m
r D hor D
r D r D
1-6 ，
CoDA g ， Basejumpo CoDA GreenDroid FPGA 仍 o CoDA g GreenDroid/CoDA ， g m vp g 七 ， 1-6 g
18
2 CoDA ，
Equation Section (Next) 2 B
CoDA ， 个 ，gCoDA ， u 个 m乐 y g CoDA ， 七 ， g y Conservation Core(C-core)gx w mC-core 亮 o S-corem 乱 ，五 gS-core 乱 m S-core o m 之 GreenDroid SiChrome 七 CoDA ， m u CoDA 1g ，m ， y m 万 享 个 g万 m CoDA ， g e p BD y C-core m 亮 m 乱 乱 g C-core CoDA m C-core g C-core C-core o C-core ，o ， 产 C-coreo C-core 为丽 之 o C-core 万 g
BD b y w mC-core w g t n1l2010 ASPLOS u 二 [5]m Conservation CoreskC-corel m C-core m ， m 下 丽 g2l2011 HPCA u (selective Depipelining, SDP) Cachelet [13]m C-core m C-core g u C-coreg3l2011 MICRO u QsCores [19]m p y m C-core C-core p g y / m p m C-coreg m 互 乐 C-core m
1 CoDA w m 享 个 g
19 七
w 下 kGCCfLLVMfCodeSurfer[49-51]fOpenIMPACT[52] Raw-GCC[53]lm 丽 LLVM1p 下 g C-core n 1l C-core 于 乔 o2l m o3l m m C-core o4l》 (software pipelining) g C-core 互 丽 g p 从 m g f p m 乱 于 乱 m 丽 C-coreg m LLVM Clang 下 C/C++ 丽 LLVM 于 (IR)g m乐 于 (C-Core IR Arsenal IR)m LLVM k f 么 ” l k m 亮 u lg LLVM C-core Verilog f g MIT Raw BTL g 产 GreenDroid/CoDA g
BD y C-core p g 业 ABImC-core ，g p C-core p g 2-1 C-core p m f 久f 久g C-core v C 之 g u乱 kfast clockl C-core 久(load store) , 亿 亿 o x 于 g 两u p m p 于 w m 业 ； g m 亚 C-core m 乱 久 load m 乱 g 久(CFG)m 久 ， v g x m m
1 LLVM 下 m w m g p mLLVM 串 串 m m 下 g 20
2 CoDA ，
vp g
2-1 C-core ，
C-core p 2-1 久 mC-core 久 ； 于 为丽 g m 业 kABIlm 享 C-core p 久 m C-core p g C-core 乱 load Store m 乱 y mC-core 乱w 下 久g ，产 C-corem享 C-core p g u 乱 n ：x C-core m C-core f C-core g p乱 C-core x m C-core g ：x C-core 于 之p m t乱 n1lC-core o2l C-core o3l g 之 m C-core 乱 p g C-core m 之 patch k f l g C-core 习 m w享 u m享 C-core Cacheg fC-core x Cache 于 g Cache p m 乱 p p m p C-coreg 2-1g
21 七
2-1 ，产 C-core
乔 tree_addr 32 In ： 二 tree_store_value 32 In ： C-core tree_re 1 In ： tree_we 1 In ： tree_load_value 32 Out ： C-core clk 1 In reset 1 In mem_valid 1 In Cache Cache mem_load_value 32 In Cache Cache mem_addr 32 Out Cache m0 8 m1 16 mem_store_mode 2 Out Cache m2 32 mem_store_value 32 Out Cache Cache o2 g1 mem_access_type 2 Out Cache m0 m attention 1 Out ： ： C-core 享 专 m err_flag 32 Out ： ： C-core 专
BD 产 y m享 ，gMIT Raw 2D-mesh u 乔 七u 些 m ，g 2-2 C-core 产 GreenDroid ，g 2-2(a) GreenDroid ， mGreenDroid 2D-mesh 乔 ，g p 2-2(b)m p (MIT Raw)f 8-15 C-coref Cachef C-core Cache (on-chip network, OCN)g 2-2(c) 乱 乔 g ， w m w享 C-core u g mC-core 业 ABIo m C-core
22
2 CoDA ，
Cacheg Cache w 于义 m 业 g
OCN C OCN C C C L1 L1 L1 L1 CPU CPU CPU CPU C I-Cache D-Cache
L1 L1 L1 L1 C
I-cache CPU CPU CPU CPU
1 1 mm C L1 L1 L1 L1 CPU CPU CPU CPU CPU Internal State Internal Tree Interface CPU C C C FPU L1 L1 L1 L1 CPU CPU CPU CPU 1 mm !!!!!!!!!!(a)!GreenDroid !!!!!!!!!!! (b)! !!!!!!!!!(C)!CPU o C1core O ! 2-2 产 C-core GreenDroid ，
BD C-core C-core m乐 g 业 C-core C-core m C-core g C-core 为丽 C-core m C-core u g 为丽 C-core m 享 f f C-coreg m C-core g C-core 业 MIT Raw ABImRaw ABI x MIPS O32 ABI g ABI 乱 np m p g Raw ABI $v0f$v1 m $a0-$a3 m y争 SPk l GPk lg C-core m业 C-core 之 x C-core g p m C-core p m C-core 之 GP m gx 业 w C-core 乱 m C-core g 享 mC-core ； g C-core m attention m C-core C-core g mC-core 业 业 m 享 C-core ， g 且 C-core 于为丽 m p
23 七
d em 为丽g 2-3 mp Hello C-core 业 3 m t 3 C-core 产 ， g 1 m 为丽 C-core_f1 u m 为丽 o m之 2-3 g
Hello C-core { OCN
I-Cache D-Cache
1 2 3 4 …… CPU 5 Internal State Internal double c = function_3(args) + a + b; Tree Interface FPU 6 }
2-3 C-core 于为丽
BD C-core ，f fC-core 业 g C-core m g 2-4 七 [13]m g In-SW u 产 C-coreg C-core m ECOcoregt u m 于 于m v g ECOcore 于 33% x ： 于 亚 g 么 59%m 乱 m 之 么 70%g 七 [13] 45nm MIPS 24KE m 1.5GHzm Cache Cache CACTI5.3g y ECOcore 万 Verilog m Synopsys DC(C-2009.06-SP2) fIC Compiler(C-2009.06-SP2) g万 TSMC 45nm GS g 享 且 C-core ， y ：m 于 m g w f 之予 ( 4 4 32 ) g C-core ， w m p y ： g 24
2 CoDA ，
2-4 s 4 BD C-core 亮 k 为丽 l
25 七 um S-core ，g m 互享 CoDA ， y g [21]》 产 ，五 1 之 。 五 u g S-core ，五 m m f f g m [54] 亿 ， m ，五 ， 乱 二 m 乱 之 产 SIMDfVLIW g m p ，mw m 乐 p ，[55-58]g m ： ， g S-core m ， g
o s 且 m g w于 f乔 f 一 互 m互 予 予 w 予 [59-62]g 一 m g 之 亮 m - 乱 gx ，w m v n m 之 m m [59-62]g m g ： ： m 主 乱 g kStreamCl ： kKernelCl m 业 一 m 之 ： m 2-5 g： p 产 m m ： 一 一 g m ： 于 g MIT StreamIt[63]m Brook[64]m StreamC/KernelC[65] g
StreamI 1 StreamO 1 StreamI 2 Kernel 1 Kernel 2 StreamO 2 StreamI 3
2-5
1 七 ， 久 FPGAm 两u p ，五 g 26
2 CoDA ，
4 BD p 且m g 2-6 S-core ， g S-core 乱 n ，五 g m 乱 n kStream Register File, SRFl o kStream Bufferl 乔 ，五 m p p g ，五 v 乱 n1l ：o ： 乱 o2l 乔 o 乔 k 2-7lm g 五 之p m g x 2D-mesh m ox m m 享 乔个 [66]g3l， o ，五 ： 于 乔 ， m ， p ： vp g ， ， m 2 ： m p乱 ， g ， g
2-6 S-core ，
Imagine MASA m ， g p API m m u SDR SRF 于m ： g 七 hAn Evaluation of the Many-core Longtium SP Computer Systemi h i1g
1 v v http://pan.baidu.com/s/1pJAzk1dmS-core 乔 m 五 p ， m g 乐 m S-core u g
27 七
2-7 S-core ，五 乔
4 BD p ，五 乱 ： p m f f f f f 7 g m ： ， g ， m g ， 享 ： m 丽 g ，五 ， m ，五 ，g ， 之 丽 m A÷B 丽 A×(1/B)m 亮 g kSymmetric Table Addition MethodmSTAMl [67-71]m 人乘 kNewton-Raphson iterationl g 之 STAM m 享 m 个 oSTAM 人乘 m 个 g STAMm 五 g 人乘 k2-1lm x0 STAM mx1 人乘 mB g 之p 人乘 p g
xxx100=+×−×(1.0 xB 0 ) k2-1l m ： ， p 亮 m t ：p p 人乘 m ， ， 2-8g p
： x0o ： p
1.0 - x0 * Bo t ： p 人乘 x1o p ： p g m付 乱 m 付 乱 g 五 ， w m 4 ： ， FFT g
28
2 CoDA ，
X0 A A A
* * A/B X1 B B B 1.0 MUX 1.0 MUX ± ± C C
MUX MUX 1.0 – X0 * B
a b c d
X0 A A
* * NoC X1 1.0 – X0 * B B B B X0 OutA MUX MUX ± 1.0 ± MUX C C X0
MUX MUX X0+X0*(1.0 – X0 * B)
NoC (a) OutB (b) (c) - (d)
2-8 ， ，
4 BD 仍 万 m Altera Stratix II FPGA m NIOS m S-core Avalon ug FPGA 个 些 m 4x4 ，五 m32KB m 69% 久个 100MHz 亿 vg 2-2 S-core 乱 g 2-9 g m FPGA u m 万 g n1024 FFT 10 m 1000 16 FIR m2048 2048 g C++ Intel u m 乱 k Intel 80 m S-core 32 m m 专 lg万 ，五 16 ：m
29 七
： PowerPC 750 R m ： 乱 g u 于 之 m R g 2-3 2-10 g 2-2 S-core
Top Level 1089 2741 36562 7.54% Stream Buffer 991 2498 34995 6.87% SRF 4571 9919 153888 27.29% Computing core 5906 13318 131121 36.63% Star-Mesh 2086 4429 45731 12.18%
Software API 1485 3450 33900 9.49% Total 16128 36355 436197 100%
2-9 FPGA
2-3 R 16 ：v
FFTkR2 FIR(R16 n=1024l n=1000) kn=2048l kn=2014l ： 41040 29465 2072 8182 16 ： 3470 1370 326 552 11.83 14.21 6.36 14.0
30
2 CoDA ，
14.21 14
11.83
6.36
FFT FIR
2-10 b p -D A DB w m m g k2-2l m g p m 一 m 二 g 2-11 ， Gartner 乎 m 7 ug 2-12 Gartner w m (Android) p um 乐 w g g 互 p 产 y GreenDroid1g battery_ capacity Power_( Budget = ) (2-2) battery #_hrs active __ use between _ recharges
2-11 Gartner PC
1 www.greendroid.org
31 七
2-12 Gartner w
y m ， g 2-13 g ： p C C++ kNative Librarieslm 乱 享 m f f 2D 3D g p 乐 Dalvik (DVM)1gDalvik Java 下 m Java Native Interface(JNI) Java 之 业 g d e 业 m d e Dalvik u g Dalvik g 之 m u 乱 g 乱 ， p m 乐 p m f 亿 f g y C-core 产 GreenDroid 亚 g y 2 n1l Dalvik m y 亚 m 仍 C-core 72% g2l vm p y g； m C-core 80% 95%g C-core m m 2 m ， C-core m C-core g u 产 C-core u 乱
1 Dalvik 乐 下丽 m p ； m 2014 6 I/O umDalvik ART m Android ， m “ 乐 g 32
2 CoDA ，
g m w m u 个 串 串 m ， 个 C-corem p g GreenDroid m ， 2-2(a)g
2-13
-D A DB GreenDroid p 万 m 2-14g p ：f Cache Cache u g 乐 9 C-coreg C-core 2D k7 m libskialfJPEG (1 ) (1 ) g TSMC 45nm m C-core 0.58mm2 m 58%g
2-14 GreenDroid p
33 七
2-15 GreenDroid 产 C-core g u m C-core u 乱 g n1l C-core u w享 f下 久m 56%o2l 35% C-core g C-core u 91pJ 8pJg
2-15 GreenDroid 产 C-core
C-core m ， w C-core u g 产 C-corem g vp 之p 万 g p 4 DB m； kNielsenl2011 m 31% 于 m 且 p g w u 于 予 m f m C-core g
p m (profiler) g QEMU m fDalvik Linux ：g Trace 一 CPU u p g fDalvik Linux ： g 之 w享 m 享 p g 之 二 m 二 乎 20 m GooglemgmailmGoogle NewsmGoogle Financem Amazon, Google Docs g v n1l m
34
2 CoDA ，
p m C-core o2l m C-core o3l m C-core o4l 业 f m C-core g 2-16 于 gp u 于 libwebcore f libskia 10% 于flibc 9%fDalvik libdvm 8%flinux ： 7% g m 乱 于 f ： g ， 乱 m C-core 乱 m g 与且m 产 C-core m CoDA ， 七u g
libcrypto,!libz,!! Other! libchromium,! libwebcore)58% libcuNls! ) Kernel,!7%!
V8,!32%! libdvm,!8%!
HTML/! libc,!9%! Layout,!21%! Other,!4%!
libskia,!10%!
2-16 于
2-17 x 于 g m g m g m m 予 o m 予 g 90% 享 m 84000 g 之 2.1 C-core p 享 个 m 万 8 s 享 个 g 万 22nm v 享 7mm2m 100mm2 Die m m 个 享 g m f ：m 个 g
35 七
2-17 x
2-18 乱 x
m x m 90% m享 1200 o 80% 享 625 g C-core g 2-18 乱 x 于 m 乱 享 g 享 g
B 之 GreenDroid ，m 乱 g 乱 m y u 于 于 72%g m乐
36
2 CoDA ，
APP APP y m 乱 g y 80% 95% g u 七 m m 享 个 g 之 m 个 且 g 产 1000 C-core 个 p 乱 乱 m 乱 m 享 g CoDA g pm p m 乱 产 CoDA ， 乱 m CoDA ， ，g m 之万 享 个 m g CoDA m 个 g 产 C-core 产 m 乔f g g m y C-core f ，f产 f 为丽 C-core g万 m ， 产 C-core 70% g m f f 乱 S-core ，g m 些 m g 乱 m 乱 y 乱 g m m CoDA g 乐 SiChrome 享 个 m u个 ， m CoDA g p [5, 13, 19]m x C-core ， m p C-core f f g x 863 七 dAn Evaluation of the Many-core Longtium SP Computer Systemeg t 七 dGreenDroid: An architecture for dark silicon agee d SiChromen A Silicon Browser”g
37
3 CoDA
Equation Section (Next) 3 B l o
m ， 串 串 二 m ， 产 y 串 串 g y n f 且m 亚 之 m 享 ， 产 y g CoDA m CoDA ， 产 u y 产 y 二 g! CoDA ， y 二 g 享 CoDA ， g CoDA ， m CoDA mRTL f CoDA w g p CoDA ， f 万 m 于mvp CoDA ，g! vn p CoDA ，f o CoDA o t CoDA o CoDA 于g g! B CoDA ， u y m p ，g v n 1l CoDA w mCoDA ，o2lCoDA ， m p ： o3l CoDA ， 业 g!
l B CoDA ， w g 享 y m 享 y o y m mw 于 gy CoDA ， f g m ： ，享 g 享 vmCoDA ，享 w u m w 产m g 3/1kal CoDA ，mv ， g! kTile/core! Scalinglum CoDA w ， g w ：产 m Cacheg 3/1kal mCoDA ， w 乐 kVoltage!Domainlg p
39 七
p p Cache g 于 f 2D/mesh 乔 m w g 2D/mesh u ： m CoDA 产 些 产 些 y m 于g!
3-1 (a) CoDA (b) y 产
乱 kIntra/Tile!ScalinglumCoDA p w y m y g w m w 享 y 业 ABI 乐 y x Cache w 业 g 乱 y 之 p 乔 Cachem p p 二 Cachem 乱 ： ，g产 y 串 mCache 二 u 串 f 串予m 产 y u些g 产 y m p 产 m 享 g 3-1kbl p 乱 乱 乔 g m 乐 p L1 Cachemp 乔 g xy 乔 g! y kIntra/Coprocessor!Scalinglum p 产 CoDA ， y ， m ， y w g m g m ， 乐 ； 享 之 下 y g m 之 kinlinel y m y 于 为丽 g! p u p y o 享
40
3 CoDA
y m 享 义 y u g w y 七m 之 m p p g! CoDA m p ： 二 p Cache x 产 y p y xp Cache 于 m L1 Cache 二 g 产 y m L1 Cache 二 m 些 g m y w ， w g CoDA m 产 y m 之 Profile y 享 m 享 y p Cache 乎 m 享 p Cache g w 予 m亚 g x m 两 g! CoDA ， w u m g 且m w . m g MIPS MIT Raw [72]g 之 乔 二y 乱 m 之 g!
B !!!! CoDA ， t m f争 争 g m CoDA x ， ： CoDA g! 之 CoDA ， k 3-1(a) 乱 l 五 五 g p kpower raillm kvoltage regulatorl g 之 w享 m w Cache 个 g CoDA ， 于m Cache u 享 于m 业 g! ， 争 u 享 于 业 于 gCoDA ， 享 u y g
41 七
u 个 m v m ； 个 g 享 y y ； m 之 享 y w g 乱 享 业 g 业 于x 争 [73] 争 [74/76] 于g! CoDA 乐 争 g p y m g y m 业 争 o g big-LITTLE ， [17]g 之 m u g! !!!! m CoDA ， p m p 乱 p m p y g!
3-2 !
CoDA m 么 CoDA x ：/ ： ， m p fCoDA ， 于 m 且 g! 3/2 中 g 于 CoDA ：u m 付 亮 m CoDA ： g 乐 p m 乱 CoDA ， u 争 争 g! CoDA u 之 x 之 g m p 付 m CoDA ， u v g mp乱 临 m 业 享 y ： u g 之 享 y 乱 m ： m 争gu w ：享 争 争 vgCoDA ， w y 42
3 CoDA
于为丽 m ： 争 m v 争 g 为丽 vp ： m ： 争 m vp 业 g 之 u w g!
B CoDA y 业 ABI x Cachem 享 g! CoDA ， m y 于为丽 g 为丽mCoDA 下 享 y 业 ABIm p g y g m 为丽 o w vm u g 乱 m 业 乱 业 p g CoDA 且 p g p CoDA 下 m 且 习 gCoDA y f 乱 g! CoDA ， m y g 二 m 享 义 之 g w m 业 业 u u g CoDA ， uv k Conservation cores [5, 13]lm CoDA 下 享 y 享 g! y 丢 u m vp 业 y g!
B e po y C/corem 乱 g y m 产 o m 乐 万 CoDA ， !
e p P CoDA ， mw y f w g y m m CoDA y
43 七
gy m ， 产 y w g CoDA ， 些m 亮 些 亮 y g m y um w 丽 vm g m 七 CoDA ， m 3-1kbl g! C-core [5] p u y g C-corem ， C-core y g C-core y g [3/6,!13] x mC-core 亚 10 k 亮 亚 30 [3,!4,!6]m 亚 10 l 23 u gC-core 亚 w g m C-core 亚 m 些 vmCoDA ， g! p C-core p 乱 g C-coreg u m f p w g m C-core 于为丽 g x m C-core m Amdahl’s m 丽 C-core u m 串 串 业 C-core u g CoDA ， m 产 C-core y u m g! C-core v 从 C-cores:! m profile g m p k switch l 产 gC-core 于 kspatial computation approachlm p p gx m C-core 久g 久 于 g m 久 p C-corem C-core p g p mC-core C-core m 乱 享 之 m g C-core w u m 乱 乱 u g
44
3 CoDA
C-core m u g! 3-1(b) mC-core m C-core p g C-core x 于 m profile 享 m C-core CoDA y g C-core cachelet C/core [13]m g!
CoDA y m p g CoDA m 些 y u y g 享 g! p d e m “ SPEC 2006[77],!SPEC 2000[78] EEMBC[79]m 乱 g 3-1 C-core g “ 乱 22 C-core m C-core Synopsys 之 争 m 之 FPGA 仍 g! ! 3-1
22nm C-core 产 kmm2l astar (SPEC 2006) path finding 0.044 bzip2 (SPEC 2000) data compression 0.329 cjpeg (Independent JPEG Group 2000) jpeg encoding 0.076 crafty (SPEC 2000) chess 0.580 djpeg (Independent JPEG Group 2002) jpeg decoding 0.118 gzip (SPEC 2000) compression/decompression 0.190 mcf (SPEC 2000) multi-commodity flow 0.056
Viterbi (Embedded Microprocessor Benchmark convolutional decoding 0.039 Consortium 2002)
!!!!! !!!! C-core m p 2 f4 f8 16 m 业
45 七
C-core 50% g 之 m “ 8 16 m32 m64 128 g m 享 352 C-core y 97% gCoDA ， 产 352 C-core 享 22nm v 73mm2 g! B s u CoDA m 享 二 g CoDA ， m CoDA m CoDA w g p CoDA ， f m CoDA ，g
vt 介 n1l C-corefCoDA 乱 g C-core f oCache x f o o 争 o2l trace m g 义 mCache p mCache / o3l 产 C-core m 45nm 40nm v 22nm g p CoDA vm f g! Synopsys Design CompilerfIC Compiler PrimeTime 万 3/1 C-coreg C-core f m 互 g ， C-core g m f m g u kTSMCl45nm 40nm m 22nm g! m LLVM[80] 一 p m w 乱 y u 乐 u 。g CoDA ， m p p 。 p m y u g p 一 m n kp mCache Cache 义 lm u 义 k C-core 亮 C-core 于 义 m 于 义 lg u m p g 一之 u m
46
3 CoDA
g!
si n Wire_2 length Component _, Area (3-1) = ∑ i !!!!!!!!!!!!!!!!!! i=1 ! ∈ !"!#$!!"#$"%&%'!!"#$%!!ℎ!!!"#ℎ.! m p 40nm 45nm v 万 22nm g 3-2 g 乔 x 予 m 乔 g k3-1lm 乔 予 m ASIC 乔 个 m 予 于 人 kManhattan-distancelg y L1 予 m y 享 m 享 y 乎 g! m v g1l 之 C-core u 万 m p 为丽 y 享 30 g2l MIT Raw 万 [72]m 于义 享 300 m 于 u 之 u 义 享 于g! 3-2
Bill Dally 2009 DAC [6]m k3-3l k3-4l 22nmg C-core [6]m y k3-3l k3-4l 22nmg p 享 y NoC p g Cache m 二 于 CACTI[81]m 22nmg
LPDDR2m 3.2GB/sg kHPl kLSTPl 万 m ITRS g (LP) g nHP 1mLP 1.25mLSTP 2.5g 享 万 m 22nmg x 于 30 m 万 于 义 于 300 m 万
! 2 Areanew= Area old*(λλ new / old ) k3-2l
47 七
k3-3l LEnergy__ per square _ mmnew= ( LEnergy __ per suqare _ mm old 2 *3DFacter _ *(λλold / new ) )
k l Dynamic__*(/) energynew= Dynamic energy oldλλ new old !!!!!!! 3-4 ! k3-2lfk3-3l k3-4l 45nm / 40nm v f
vg λold λnew g k3-2l m 个 些 且k IO 些 l u w g k3-3l p g m 之业 g m m 些 g k3/3l g 32nm 22nm 3D (FinFET)丽 m p n3D g 3D 0.7m Intel 22nm [82] g t乱 g m 享 亮 m g t w m乐 g m k3-4l g m 之亚 m 亚 g 亚 k3-4l ug! m Trace p Cache Cache g f m CACTI[81]g CACTI 32nm m 22nmg f k3-2lf k3-3l k3-4lg! m 些 m享 g p 亮 m p p g p g 义 p m g p m享 二 p Cache p m p m p m p 于 g! 一 C-core g m g p C-core 且m 0.0015mm2 48
3 CoDA
0.28mm2 w g C-core 万 m C-core m x SiChrome g p w m 万 m f f f f g 乱 x 七 [13] C-core g m 七 [13] p 于 仍 gp m产 C-core C-core p g! g 万 C-core 40nm 45nm g m C-core 亮 久 万 m 22nmm f 0.25mW/ mm2, 1.02 mW/mm2, 29.28 mW/mm2g k3-4lg w m CoDA w m ITRS g f 2.0f1.0 0.8g! 3GHzg； 七 [6] C-core m C-core 亮 30 g万 22nm v 享 43pJ g [13] C-core 27%g!
o s
3-3
3-4
49 七
万 t n f g t g 3-3 g CPI m g CPI m CPI x v n m 享 C-core x 乎 m y L1 m 予m g m 乱 于 CPIm CPI g!
3-5
50
3 CoDA
3-4 乱 g mL2 w L2 m g m p p L2 g! u w g w p m m p p g 3-5! p 乱 gvp m y g! CoDA ， u乱 g m 乐 乱 m p 乱 g m DRAM m kthrough-silicon viaslmpackage-on-package g m w g m w 七 m [83,!84]g! B i 3/1 ， CoDA ， 乐 g CoDA 乐 w m mw Cache g mw vk mw m l w g! w CoDA ， m CoDA 七g w m CoDA k f l g!
i 3-3 CoDA 于
k l 8m16m32m64m128
L2 Cache kKBl 512m2048m8192
L1 Cache kKBl 8m16m32m64 kmm2l 0.5m2m8m32m 些
1m4
争 0m90%m95%m98% LSTPmLPmHP
! 之 w m u w CoDA g
51 七 w m w m CoDA ， 于g! 3-3 CoDA 于 g w 于 w CoDA m Cache 产 y m ， ： 产 y g 些 于 m w 于 w Cache 个 g 且m w 万 7200 w CoDA g!
i s 3-4 w m
y m m m亮 乔 予 乔 Cache Cache CPI 于 CPI 于 m亮 乔 予 乔
L1 Cache m
L2 Cache 享 乔 NoC u 乔 予 CoDAmCachem mMUX 争 亮 享 CPI 亮 于
! 3-4 p t g 亮 g p m y 98% m m享 业 享 y g 于 w L1 L2 gw fy 乔 予 g 于 g g y 于 为 k lm 乱 C-core 予 k y lg
52
3 CoDA
CoDA 亮 o 乔 予 乔 o CoDA p p L1 m L1 o CoDA ， m 于 于 亿 g! t g n u g 业 x 乔 m gd 争 e 之争 亮 g p u k m 争 [73]lm g CoDA ， p p Cachem Cache g p g n kLSTPlm kLPlm kHPlg 3.3 x g! CoDA ， f 产 g CoDA m CoDA ， g CoDA w m 乱 产 w y p y ， gCoDA f争 争 g! CoDA ， 于 m 万 w 于 g CoDA ， m ，m m g t 乱 n m g vp CoDA 于 g! !!!! 七 dExploring Energy Scalability in Coprocessor-Dominated Architectures for Dark Siliconeg
53
4 CoDA
Equation Section (Next) 4 B
CoDA ，产 串 串 y m产 w 予m CoDA g y m CoDA x ， ： 乐 g CoDA ， ： mCoDA g! CoDA ， 于m CoDA ， v g 7200 w CoDA m Cache f ， f CoDA g! 乐 介 CoDA ， w y f m 书 y CoDA m g! 仍 m CoDA m 产 y m 3.7 o 5.3 g CoDA ，x ， ： 乐 m CoDA ， g! 乐 七 CoDA CoDA 书 g! !!!! vn p CoDA 二 o CoDA w 于 v o t 二 o p 亚 CoDA o o g B j CoDA ， m 些 u y 乱 乱 g v n! 1l k m争 lm CoDA g 乐 m m y g CoDA ， m 乱 之 乱 g m 仍 享 产 y mCoDA ， 3.7 g! ! 2lCoDA ， f 乔 m
55 七
CoDA ， g 仍 f 乔 mx CoDA 于 g m 仍 ! g m 仍 y 书 m p g! 3l CoDA ， 亚 g 仍 m mCoDA 5.3 m 5 kenergy-delay product, EDPl g u mCoDA 3.7 m 3.5 EDP g! B CoDA ， m g w CoDA ， m CoDA 于 g t 介 w CoDA g p C/core m乐 C/core ： CoDA g! um t f m m v g 乐 七 x产 于 m CoDA g!
B 4-1 于 m 争 vm p 4 m争 0%m90%m95% 98%g 90%m95% 98% m m 0% 98.1% g 4-1kal w g m kEDPlm w y 32KB L1 512KB L2 g 4-1kblx 4-1kal m 4 g kal kbl p p p v 万 g w 一 w 争 m w 一 产 g 4-1kcl ! 4-1kfl w k8m32m64 128l1 些 v kPareto-frontierl m p w 争 mw X% PGE, Y VD kX 争 mY lg p
1 16 x 32 m w 16 g 56
4 CoDA
w k l k lg 与且m u v g!
4-1 (EDP) vs. vs.
4-1kcl-kfl 付 争 x 于 予 串 串 m 且 CoDA ， g m 争 m g u 予m m 串 串 g 且 m gx m m 争 m g u 予m u 串 串 g CoDA ，u y
57 七
m y m y g! m 且m 且争 g L2 m 争 g L2 4-1kalx 4-1kbl k l ug u 争 u m p 争 g 4-1kel 4-1kfl 于 付 于 m 争 g! 4-1kcl 4-1kfl m kPareto curvel v 些k v 于 x 于 乎lm v 争 g u g um m 享 g u w m p g w 争 m 争 t g vm 争 g m mCoDA m y 亚 g L2 w 些 m 且m L2 之 g! 4-1 w m CoDA ， g 乱 m 享 于义 于g ， m g! 4-1
L2 L1 / C-core EDP Cache Cache pJ/inst vs SW (mm2) vs SW (KB) (KB) (mm2) 512 32 - 1 0 1.0 10.29 51.05 1.0 HP 1
8 512 32 0.5 5 22 0.200 43.20 10.40 0.941 LP 1-2
16 512 16 0.5 9 44 0.206 45.20 9.97 0.857 LP 2-3
32 512 32 0.5 20 88 0.218 50.70 11.50 0.930 LP 5 64 512 32 0.5 40 176 0.270 60.70 13.39 0.892 LP 10
128 512 32 2.0 16 352 0.286 72.70 14.80 0.926 LP 4
! 58
4 CoDA
B PR d c
4-2 EDP
4-2 up m 于 v CoDA 乱 g m k lm 乔 乱 m 享 亚 m 乱 义 y ug m CoDA C-core 亚 94% m 享 p乱 g 乱 g 98% 争 [73]m 乎 50% 乐 g 乱 乔u L2 二 p乱 g 乔 之 久 享 g! 4-2 m v g p n CoDA m 享 o 享 m 98% 争 m亮 w g n m 4-2 CoDA ， m w 予g CoDA m 且 CoDA ， m 七g p m 128 CoDA ，x g m Android m128 80% 于[3]m CoDA 享 g!
B CoDA 予g u p 临 七 与 g p um u w享 C-core m
59 七
CoDA 乱 u 且 o 乱 m w g um C-core 乱 ug mCoDA p u 二 m p mCoDA u乐 m 乐 亚 g CoDA C-core 且 习 m w 交 g m CoDA SoC m CoDA u 乱 乐 g! B o j um w m CoDA k lg 七 CoDA ， m 二 g mCoDA ， g v n1l o2l 乔 o3l g C-coreg 二y争 k nglibcl C-core p m C-coreg vm 丢 u m o m C-corem g 业 业 丢 u g 业 乐 g
B CoDA ， m C-core C-core 享 C-core g Profile C-core g 产 v 享 C-core g profile x 享 w m g 仍 m w g p m 于o 亮 m 10% 90% 于g 4-3 4-4 y xy w g 仍 p CoDA o 产 128 m v 于 g
60
4 CoDA
m y g 4-1 p g CoDA 16 m 16 g
4-3
4-3 CoDA ， y m g y m 于 g 4-3 m 乱 n1l k m lo2l k m p y 丢 u w C-core u lg m 4-3 u p u g
4-4
3 亚 9%g 之 4 m 之 g 16 m x 5%g x 4-3 w m 4-4 CoDA m 亮 g xy w m y m g vm
61 七
m g 16 m 2 g 予 x CoDA ， 产w g
m M 乱 vm CoDA ， profile w m y w g m ， p 亚 g y g CoDA m 亚 23.4%g 乎p 乔 g 亚 y m ， 享 n vm C-core g ， 之 C-corem C-core w C-core g [19] C-coreg x 乱 m p y 之 g y w w m 之 C-core p m p g [19] 仍 n C-core vm C-core 23%m x C-core 亚 27%g y 久 且 p 乱 m CoDA ， g
4-5 C-core
m p CoDA ，g C-core u 2 g CoDA ，m 41% 亚 15% kx lg 4-5 x 4-3 4-4 m C-core g w kv l 亮 k 于
62
4 CoDA
l g 且m 16 C-core 7.4% g 亮 且m x C-core w m 么 22.1%k 7 l m 16 11.1% g
j CoDA ， p 二 个 g C-core mCoDA ， 些 g p m 4-1 128 CoDA EDP 16 m v 16 g
4-6
。 m 16 p CoDA ， 16m 乱 乐 gMIT Raw[72] 16 m x u k Raw lg Raw 16 u SPEC 7%g m p mCoDA ，x m p 亿 g 万 享 m 串 串 享 m g 4-6 m 仍 m vmCoDA ， 享 m pf LPDDR2 g m w w g 16 MCF m m 享 3 u g 2D-mesh g Sd B r v 4 w u m
63 七
享 g um Intel 3D kFinFETl m p 享 g ITRS 2013 m 亚 享 p m v n乱 u kPDSOIl[85-89]f u kFDSOIl[90-93]fBULK Multi-GatekMGl[94-96] g m MOSFET m 亮 k n MOSFETlm w ； u 二 g um 》 [97, 98]f CMOS kDynamic Multi-threshold CMOSl [99]f kDouble-Volagel[100-102]f 久 u 久[103-108] g m 之 ， 书 g ， g Cache m 乱 享 g 乱 [109-114]g ， p m 二 m 乱 之 m Cache 二g 久 f m p 亚 CoDA Cache g 享 m [115-118]o 从 二 [119]m w 二 g ： 乱m CoDA g Cache w享 乱 Cachem 享 Cache ，u 乱 ， g Cache ， v n ，[120]m Cache o ，[121-124]o ，[125] g p Cache g 乔 u n1l 乔 u m m 。 [126-129]o2l 丽m p [130]g m /亿 业 kDVFSl[131-133]f [134, 135]f [136, 137] Intel [46]g CoDA ， m x 乐 p g m 4 m 2011 SoC 25 m
64
4 CoDA
o m 仔 920 g p CoDA ， m乐享 m g 4-2 v m1l Cache Cache m CoDA ， Cache g2l 乔 m m 乔 g3l p y g Cache Cache ， g 乔 m v g kPrefetchingl[70, 138-140] Cache g 书 m Cache 乐 书 Cache 二 g kPushl m 之 w享 ： m m Cache m Cache 书 [141, 142]g ： m m 乔 k 乔 o lm Cache 二 34.6%m 乔u gp Cache 74.6%mp Cache 39.6%g u IPC 6.6%g 个 x 0.2%g p m L0 Cache m m 亚 Cache g mIPC 且 m 于 m 亚 g 七 dTolerating memory latency: L2 cache actively push architecturee dAAP and AAPM: improved prefetching structures of the L2 cacheeg 2D-mesh 乔 CoDA ， mL1 L2 m g vm p 二 享 p g p d e m d e Intel [46]g 》 之 m HP m 亮 LP m PrimeTime g 仍 m
65 七
乐 m um p g m ， ， 产 串 串 y g GPU p m AMD GPU 产 p ug 乎 [143-145] 》 今 ， m GPU CUDA[146]m Brook [64]m ） g ， ，m EXOCHI[144]m p 1000 w y gEXOCHI 。 ， 享 p 下 g 之 乱 ， u ox w m 乱 y ug mTartan[147] 。 ， ，ug ， 久 m Mishra[54] 万 。 享 m g 予m p m MIT Raw [72]mUT Austin TRIPS [148, 149] 人 WaveScalar [150]g ， m CoDA ， ，g ， 于gGreenDroid[3, 4, 6] 七 ，m GreenDroid 二 g Hannig[151] p 之 。 ， ： SoC g CoDA ， 个 m CoDA 产 亚 g m CoDA m 享 下 x 于 。m CoDA 习 g CoDA ， m p p g x CoDA m [152] p ： g ， m ： w w 亿 ，m 七 ： gx w mCoDA m 七 ， g w 七 ：m 七 乔 ，g m [54]m 乱 乱 于 g vmCoDA ， C-core p m w享 乱 gC-core 之 [19]
66
4 CoDA
个 g w C-core m w g [5, 13] 乱 争 um 争 g 4-1 m CoDA ， 乱 于 乱 m 争 v CoDA ， g 享 CoDA ， v p m 乱 g 《 [153] 亮 亮 m w g u y 产 ， 二 g m CoDA ， 乐 g 之 CoDA 于 m 128 CoDA m 3.7 3.5 EDP g 且 CoDA ， m CoDA ， g 乐 ， CoDA ， m 乱 f 乔 g 仍 y 些 m CoDA p d y e 二g m 乔 vm CoDA x 3.8 g 七 dExploring Energy Scalability in Coprocessor-Dominated Architectures for Dark Siliconeg 4.4 乱 七 dTolerating memory latency: L2 cache actively push architecturee d AAP and AAPM: improved prefetching structures of the L2 cacheeg
67
5 CoDA x
Equation Section (Next) 5 B hs
CoDA ，fC-core ，fS-core ， um CoDA ， 二 g CoDA ，w 仍 m 仍 C-core C-core x g 乱 n p乱 FPGA m 乱 CoDA ASIC g vn p Basejump m CoDA FPGA g FPGA f 介 f 乱 g m MaXentric g 丁mBasejump p fFPGA 乔 m Linux u 介 g 互 Basejump 仍 仍 g mBasejump 之 2D-mesh 久 m FPGA p 仍 ASICm ASIC FPGA p 仍 ASIC g CoDA ， GreenDroid 产 Basejump ， FPGA 仍 m 仍 g 仍 p 仍 仍 C-core g t CoDA g np p C-coreo p S-corem 产 y g fIO f g 6 G C hs j m 享 产 之 乔 m m m 享 产 g产 w 于m 业 亦g u 享 m Basejump g m 介 于m 互 y g m CoDA ， 之 m FPGA 个 仍 ASIC 享 g 2D-mesh 乔 ： ， 乔 久 2D-mesh u m p 2D-mesh g Basejump 5-1m Basejump g Northbridge x 于 x 于 乔mPlug Board 乔
69 七
w g 互 k l 乔 Northbridge um p m 仍 g 5-2 m Basejump g u t n k FPGA PCB lf kFPGA l u kLinux lg t 于 g
5-1 Basejump
u 久 n kNorthbridgel p FPGA m FPGA u 于 x m 且 于 产 于 久g x FMC m 之 LVDS o 于 MURN kMulti-University Research Networkl m 4 m p kBondingl p g x m g u p ASIC 仍 FPGA g 互 2 PCB gBasejump 乐 p m 产 Basejump 享 乔 ug v n1l p m w m IOm PCB g2l 之 乔 2D-mesh u m 2D-mesh 久u m FPGA 仍 ASIC g3l 产 g
70
5 CoDA x
5-2
p FPGA m 产 之 乔 m 之 PCIE 乔 u m FPGA 个 w 乱 ASIC 久g 业 DDR3 fEthernet f fFMC fPCIE LCD g FPGA
71 七
五 久g 五 五 k lm 五 k 2D mesh 乔 lg FPGA 个 仍 ASIC 久 m u产 五 m 五 u产 y g 五 Plug Boardm 乔 g w享 乔 w 2D mesh u m FMC x享 久 乔m 乔 ug u p PC m u Basejump 介 k ：介 于 介 lfIO 介 g Basejump 介 u PCIE 介 oIO 2D mesh m w o m p 业 业 g 仍 g u Linux g Basejump 乔 ，m u 2D-mesh f u m 于 乔 乔 m g u Basejump m Basejump p m 乱 于 m p m 2D-mesh g
6 G C Basejump 乎 f PCB y争 kflow controllm g 于 m 于 乔 m g 于m g 于 m v FIFOm 久 FIFO 于g 于 v 3 n1l FIFO “ o2l 享 于o3l FIFO 于g p m t g ； v mBasejump 3 n1l 乎 于g2l 乎 PCB 于g3l亮 乎 久g 乎 y争 FIFO 于
72
5 CoDA x
m Basejump x 2D mesh 乔 m 于 乔g 乎 PCB m y争 IO FIFO 于m Basejump MURN FMC g亮 乎 久 于 m 于 享 m 之 之 丽 my m 于 x p 于 g m p m 于 之 p g Basejump m 2D-mesh BDIOM 于 亮 乎 g 2D mesh x MIT Raw g g 5-3 m 乔 kdatam32 l kvalidlm FIFO 于g FIFOm FIFO FIFO p 于k 之 thanks lg
valid Credit data Tracker thanks
thanks Credit valid Tracker data
5-3 2D mesh
MURN BDIOM g
/53 . 1 e MURN I/O p m g MURN I/O mp 之 MURN 享 g MURN I/O m 久 mvp g MURN I/O 乔 ASIC FPGAm 、 些 Die I/O pads 些 vmMURN I/O 久 ksingle-ended LVDS l g MURN I/O m I/O 二 m p g PCB u 予 wp m w 亿 vg MURN I/O 4 m 1 f 4 g vm w
73 七
v g North Bridge m g p mp 8 g 乱 乐 m kbit alignmentlg FMC LVDS m 享 g 5-4 MURN I/O ， m 4 MURN I/O m p 1 g m 亿 v g m enabled kmurnio assembler cbcl p m 久g kmurnio assembler outl 久 之 80 m 久kmurnio assembler inl g IO 亿 乱 久 亿 w m p MURN I/O g p ksend fifol m p krecv fifol g p MURN I/O p m p v 久 n8 f1 f1 Token 1 Command g mToken mCommand 仍 乐 g 仍 MURN I/O p g p 11 m 享 22 o4 享 88 久 g u 丽p k 乱 久lm Token 丽p k0->1 1->0l FIFO 2 于g MURN I/O 之 vn 1l m u MURN 128 m 之 g 2l MURN I/O p 128 m 16 w 8 g g 3l MURN I/O g 4l u MURN I/O g x 128 m g m亚 亿 为丽 2 128 g p 于 m p 么 m 丢g
74
5 CoDA x
丢m p kpendinglm 之 Basejump g p m 从g
5-4 MURN IO
Basejump m 之 乔 w f k 2D-meshlf 业 g 久u t 于 g p 乔 Pin 乔 m p 乔 p g 久 5-5g u 乔 w m o u 乔 p 业 m m IP g u 乔 五 乔 g n1l m w 乔 k lg 乔 久 m 5-5 n0 n8g2l p m 丽 g mvp g 之 m 享 RTL g
75 七
n4 Your Ring n12 Design 3 n15 Ring Ring n0 Ring n5 n8 n11 MURN FMC Your Plug
Design 1 ASIC FPGA FPGA FPGA Board Ring Ring Ring
n6 n10 n14
Your Ring Design 2 n7 Northbridge n9
Chip FPGA on Motherboard daughter board
ring network switch (snooping) ring network switch (normal)
ring network node
5-5 久
5-6g 80 g 4 k source IDlm g v 4 kdestination IDl g 1 m 1 且 o k m 乱 lg v 7 m 1 7 m 0 7 g 64 g 32 2D mesh m g 5-6 t g 0 m v 7 4 m FIFO 于g 2D mesh 丽 m p 4 2D mesh m p m p m 之 1 kcreditl g32 64 丽 书 1 m u 2 32 2D mesh p g 于 m p 2D mesh p m g m p 32 g ug7 3 w 111 m 64 m t 2D mesh g t 111 m 32 kword 0lm word 1 3 2D mesh g
76
5 CoDA x
5-6
2D mesh m 2D mesh m享 2D mesh 产 p 2D mesh g 2D mesh 于g 6 w m 5-6 v 乱 g f g RNDISABLE_CMD 乔 m w m w gRNENABLE_CMD 乔 m x gRNDOWN_CMD 乔 gRNUP_CMD 乔 gRNRESET_ENABLE_CMD 乔 g RNRESET_DISABLE_CMD 乔 g kpower offl 亮 g p n1l RNUP_CMD o2l RNRESET_ENABLE_CMD o3l RNRESET_DISABLE_CMD o4l RNENABLE_CMD g m g v u m m 互 g u g
77 七
5-7 2D mesh x 丽 BDIOM
5-7 2D mesh x 丽 BDIOM g p BDIOM 4 2D mesh g 2D mesh m recore_bdiom_out_aggregated 32 64 丽 orecore_ioport_out 2 n1l举 kround-robinl p 2D mesh g2l m m o w 举 vp grecore_bdiom_encoder g 之 krecore_bdiom_decoderl m p 2D mesh krecore_ioport_inlm 互 g 产 2D mesh p 2D mesh 久 recore_bdiom_in_deaggregated g
CoDA ， 久 m FPGA 仍 个 享 m 》 FPGA 仍 g m CoDA ， 2D-mesh u m 2D-meshm p 2D-mesh g 5-8 久 2D-mesh ， g up ox 乔 up 2D-mesh x BDIOMmBDIOM w 2D-mesh 丽 m 2D-mesh p k u BDIOM 于lg 之 BDIOM 久u 乔 2D-mesh g m享 m n5 x n11 fn6 n10 g 5-8 m u 2x2 2D-mesh m u 2x2 2D-mesh m 之 BDIOM 乔 久u p
78
5 CoDA x
4x2 2D-meshm 产 8 ：g
n4 n12
Ring Ring n5 n0 n8 n11
CPU CPU CPU CPU Ring Ring n6 n10
CPU CPU CPU CPU n7 n9
daughter board Motherboard
ring network switch (snooping) ring network switch (normal)
Ring BDIOM
5-8 久 2D-mesh
乔 FPGA 久 仍 28nm ASIC g 互 PCB FPGA ASIC 仍 vp ASICg
tN 2 . 2 G Basejump 业 n kRS232 lf fDDR3 fDDR2 PCIE g m 中 kXilinxlIPm w gDDR3 DDR2 IP ：m 2D mesh DDR 丽 m oFMC w gPCI m IP ： m乐 I/O 于kPIOlm u 介 g 乐 PIO p u Basejump m PCI Plug g Basejump PCI Plug u 之 PCIE 乔 m 之 g vt n1l f u享 业 g2l u m fFMC g3lp m m u g 乐 p g
79 七
5-9 PCI Plug
5-9 PCI Plug mPCI Plug u Basejump ug Basejump umPCI Plug x 2D mesh 乔m 之p 乔 IO 于m 业 IP ：g 乐 PIO g u um 乱 产 m 享 介 g PCI Plug 2D mesh m PIO g m PIO p 2 互 kFIFOlm 互 u m 互 u g PIO p 互 p m u 之 g u 于 m PIO p 互 p m u 且 m 5-10g 互 一 互 乐 于g m介 互 “ 介 乱 m 乔 m PIO m m w g u f g p um PIO 互 一 互 享 g m介 互 m “ 介 m p 介 互 m 介 互 m介 互 介 m p g m m介 举 m w g
80
5 CoDA x
PCIE PIO
Recv Status Send Status R Channel 0 Channel R Channel 0 Number Recv Status Send Status R Channel 1 R Channel 1
Recv Status Send Status R Channel 2 R Channel 2
5-10 PCI Plug ，
5-1 PIO
Channel Regs add_i[5:4] add_i[3:0] Description receive_status 2’b00 i 一 互 于 receive_fifo 2’b01 i 互 transmit_fifo 2’b10 i 互 transmit_status 2’b11 i 一 互 Special Regs Address Address (Linux) (PIO) channel_number 0x7fc 0x1ff m 0xffff_ffff m 500 host_reset 0x7f8 0x1fe m m p test_reg 0x7f4 0x1fd m status_reg 0x7f0 0x1fc m i :
互 互 m PIO 乐 p 32 g kchannel numberl一 PCI Plug p m 介 “ 互 gu khost resetl p g 0xffff_ffffm p 500 k lg ktest regl
81 七
m介 p m g kstatus regl u 享 乱 m DDR fFMC f g介 之 g PIO p p m 5-1g PIO 16 gLinux u IO 于 g u 介 ： 介 于介 乱 g ： 介 f IO 于 ： 于 x g 于介 ： 于 。 于m p 互 、 m 。 g 业 、 g
Uonb u Basejump m m 串 PCB m p 且 于 g
Host Reset
Host Reset Host MURN Host MURN NB Host Reset FMC_NB FMC_MD sys_bootgen Reset chip Reset 1 wait the reset 1 Wait the signal start_boot set to 1. Your wait the 2 calibration begin 2 Send ring network Design start_boot boot sequence. signal, then set the 3 calibration done, start_boot set the Northbridge start_boot generate the 3 set the northbridge ready signal to 1 sys_enabled start_boot signal sys_enabled to 1 ready to 1 Chip Northbridge FPGA PCI Plug
Daughter Board Motherboard FPGA Host Status Reset reg Packet
Host Machine
5-11 Basejump 之
5-11 之 g 之 u v 从n 1lu PCI Plugm PCI Plug PIO g u 举 PIO m g 2lsys_bootgen m FMC kstart_bootl g FMC
82
5 CoDA x
g 3l FMC_MD m m FMC 之 g 4l FMC_NB m FMC_NB MURN_NBg 5lMURN_NB m kchiplm MURN 之 g MURN 之 m p FMC_NBg 6lFMC_NB FMC 之 g FMC sys_bootgen g 7l msys_bootgen m 享 g sys_bootgen g 8l u 举 m g u g B hs p ，w 享 仍 m乐享 RTL m FPGA 仍 m ， m p g FPGA u 个 些m p 仍 产 u y CoDA ，m FPGA p 仍 产 20 y CoDA ， GreenDroidg y 之 产 w y 仍 g up Basejump ， 仍 m GreenDroid 产 Basejump 仍 g m RTL f f 从 o o 丁 仍 之 m f g
hs GreenDroid 仍 m pvx 之 m RTL f 二 g 5-2 5-3g vm m Verilog SystemVerilog g 且mGreenDroid 40181 RTL m w C-core kC-core w享 m l 业 IP ： k lg RTL m m
83 七
， m m 业 于g m 乐享 143 TCL 343 Makefileg TCL RTL FPGA v v 享 mMakefile 之 享 g 2172 Python 乱 业 m ChipScope 临 FPGA m Python 0/1 下 g乐 Python m 乐 Python C-core 产 GreenDroid g2818 C/C++ u u 介 m GreenDroid m 乱 MIT Raw g IO Master 介 C++ m PCIf m 之 g 5-2 FPGA 仍 RTL
Main processor - Control 8998 28538 321422 22.96% FPU 3104 11349 92806 9.13% Static Network 3175 9433 108366 7.59% Main processor - Datapath 2590 7731 94774 6.22% Data Cache 1947 5954 69429 4.79% I/O Ports 2039 5701 57262 4.59% Dynamic Network 1693 5163 64131 4.15% Test Network 703 1998 17463 1.61% Integer Divider 457 1101 10700 0.89%
Datapath Module Wrappers 3526 11936 134185 9.61% GreenDroid Top Level Glue 234 697 8885 0.56% FPGA Top Level Glue 1359 3652 56476 2.94%
Virtual Tile Array 528 1893 24168 1.52% FMC adapter 2450 8016 89069 6.45% BDIOM 1411 4653 61471 3.75% Ring Network 372 1132 12567 0.91% MURN 3113 7918 95208 6.37% PCI Plug 1000 2882 40802 2.32% Memory Plug 1482 4522 63110 3.64% Total 40181 124269 1422294 100%
m 之 w ， w m w fw Cache fw 2D-mesh 乔 g 五 m FPGA u 之 1x1f2x1f 2x2 4x2 五 g五 2D mesh 之 乔 m 享 k lg
84
5 CoDA x
之 g m PCI Plug m oFMC g 乱 SystemVerilog m Verilog g m Verilog p ， m 5-12gw SystemVerilog kinterfacel 乐w FPGA ASIC 乱 g 5-3 仍 享
TCL 143 472 4199 Makefile 343 927 11202 Python 2172 6178 62884 Total 2496 7172 73362 Linux ：介 712 1703 17622 Linux 于介 311 1055 8911 IO Master 介 1795 5868 50505 Total 2818 8626 77038
之 SystemVerilogm FPGA Synopsys Synplifyg Xilinx g Makefile 从业 p 享 m 业 w RTL FPGA v f 从m 乐 下g m w w k w lm w 五 m w w C-corem 仍 g
5-12 ，
f 些 m 于m w 于 ， 于g 4~6 互 g 乐 m u m 享 于g
-D A DB 2- hs p m p Virtex 5 XUPV5 m 仍 p C-core GreenDroidg Virtex 5 个 w m 义
85 七
Virtex 6 ML605 m 产 p Virtex-6 XC6VLX240T FPGA m 240K 久 14976KB RAM g 义 ML605 m p 久 p FPGA ug u f fPCIE g FMC 乔 m g
5-13 GreenDroid
5-13 GreenDroid gu p Sun mu CentOS 5.8 g 之 PCIE u ML605 Basejump g u u 5-2 u gFMC 之 FMC HPC 乔 m FMC LVDS 400MHzg FPGA IO 个 g u m x g u 5-2 u m MURN IO 于 乔 p w 乔 g m w MURN w 亿 g FMC 乔 享 u FPGA 仅 m 享 v 仅 g 享 m 乱 u g 互 PCB mp PCB u Xilinx FPGA m 86
5 CoDA x
p v mp v 享 g p PCB p FPGA k l p g PCB u 之 FMC m w 享 g PCB g
仍 享 g mp o p g 5-4
alu 3 host 12 static network 1 integer 11 cache 10 interrupts 7 control transfer 6 io mux 21 Dcache miss 5 memory counter 19 dynamic network 14 pins 1 event counters 20 instructions 26 floating point 10 streaming dram 1 Total 167
5-4 m MIT Rawk MIPSl m p C g p m alu o p 两 m Cache g 5-5 g 仍 m f fu u fC-core g SPEC 2000fSPEC 2006fJPEG Group 2000 g 5-5
autocorrelation djpeg radix bitmnp fbital rgbcmy btree fft rgbhpg bzip2 Hello world rgbyiq cjpeg host viterbi conven mcf vpr
之 v m 仍 之 g m ， p m p 产 m p 之p u u g m 产 g 三 乐 专 m g m 仍 m
87 七
g 之 m p m p m g 之 p 之 m 丢m 丢g 之 m p 之 g
5-14 FPGA 仍 cjpeg
仍 RTL fFPGA 仍 ASIC g ，书 RTL ksimulationl Basejump m RTL f IP 于 乔 MURN IOg MURN IO w 于 PCB u 书 w g RTL m RTL mp SPEC 享 g 享 FPGA 仍 g FPGA u 业 m享 m FPGA u Chipscope 业 业 g 业 RTL FPGA u p m 二 g 5-14 FPGA u cjpeg m PASSED DONE 之 m PASSED mDONE g FPGA 个 些 m p C-core v FPGA u m C-core u g p MCF t C-coremvp bzip2
88
5 CoDA x
享 C-coreg p 2D-mesh 久 2 FPGA um p 产 享 m 仍 28nm GreenDroid g 万 Virtex 6 FPGA 4 ： m个 些 Block RAMg Cachek32KB I-cache, 32KB D-cachel 4 ： RAW m 87% Block RAMg ASIC m w之 乱 m 乱 乐 RTL g Makefile m 业 w make 业 w m make snakeboot 业 RTL make greendroid 业 FPGA 仍 m RTL 乐 争 之 Makefile g 之 m g u Checkout p 下m g m RTL m o FPGAm u g g 互 二 m m g B 仍 ， p g m p Global Foundry 28nm GreenDoridm 4 产 20 C-coreo p 之 MOSIS kTSMCl250nm m p 1 o m fMURN I/O g 二 些 m 250nm 2 CoDAkS-CoDAlm p MIT Raw p C-corek autocorrelationlm p S-coregMIT Raw 2D-mesh m S-core ug 仍 w g pv 个 、 o S-CoDA 个 享 o g
个 个 m 个 k f l g m 享 个 ， ， g 之 f 享 个 m GF 28nm 之 m 7-track
89 七
12-track g 个 u 乔 f 久争 g 5-6 S-CoDA gv 乔 f 久争 g S-CoDAm TSMC 250nm 5 g CoDA ，m享 m 乔 个 k lm 28nm 11 乔 g n m g 5 m kM1mM3 M5l kM2mM4lg w m up 乔 p 享 享 w m 享 于 kviasl 乔 g t 于 人 g p p m g m M1m 串 乔 M1g kSRAM Register Filel M1 M4 k 乱 享 lm u M5 gM5 M4 m m kpower gridlg 乐 g 5-6 S-CoDA 个 、 个
Die 6 mm x 10 mm 5 、 356 争个 kDiel 6 mm x 10 mm 久 k I/O l 5.46mm x 9.46mm 1379 nand2 1778 久 争 knand2l 2.5M 个 5 kM5, 乱 M3, 乱 M1l 2+ k乱 M4, 乱 M2l 1+ 个 、 356 Die Pad 680 I/O 96 ： 2.5V IO Pads 3.3V
； m 久 g kutilizationl 仍 0.7m g 乐 ；
90
5 CoDA x
m g p m m ， ： m 予 g m m 5-15 予 g f m m 争 g 、 mS-CoDA m x 仍 250nm p 、 g p 356 BGA 、 m kwire bondl 、 Die 乔 g 了 I/O Padm p Pad 享 40 kuml 于g 之 ICC uv p 4800umk、 Pad p l I/Om uv p 120 I/O Padmuv p 240 I/O Padg p 8800um I/O Padm p 220 I/O Padm p 440 I/O Padg 680 I/O Padg 、 m 享 、 I/O Pad bonding p Pin ug g
4 B 5-7 S-CoDA
Cell Cell Cell Cell ADDF - CLKBUF () MXI2 ,)- OAI221 ( ADDH . CLKINV . (- NAND2 ( .)( OAI222 /. AND2 /) ) DFF ,/) NAND2B . OAI2BB1 -( AND3 - DFFNS , NAND3 ( ,, OAI2BB2 ,,)( AND4 )- - DFFR ,- NAND3B ,.) OAI31 -( AOI21 (-. DFFRHQ (/ /( NAND4 ) OAI32 , AOI211 . DFFS / () NAND4B ( OAI33 - AOI22 ) . DFFSHQ ,) NOR2 .).. OR2 ,() AOI221 ) DFFTR - NOR2B ( OR3 AOI222 (-, EDFF .) ) NOR3 . ( OR4 //- AOI2BB1 (,/ EDFFTR / / NOR3B / TLAT ) . AOI2BB2 . INV (( NOR4 )/ TLATN ,( AOI31 (( JKFF NOR4B , TLATR , AOI32 - JKFFS ( OAI21 / / XNOR2 ) - AOI33 / MX2 ,. OAI211 ). XOR2 - / BUF ( ) MX4 ( OAI22 , Total )- (
m g 5-7 S-CoDA g 之 w 介 g p 37 s g 5-8 亮 久 g m
91 七
， MURN I/O 乱 FIFOk mw SRAMlm gBuffers 乱 m g m 1.86% g 乱 S-core 产 五 gx w m klatchlm MURN g kmuxesl 乱 u k2D meshm Ring Networklg 5-8 亮 久
争 flip-flops kD, JKl 67245 18.10% buffers 63103 16.99% adder kADDFmADDHl 6915 1.86% latch 3134 0.84% inverters 2215 0.60% muxes 1707 0.46%
5-9 m 久争 g 争 NAND2 g S-CoDA 久 争 230 s争g t S-Core p u m GreenDroid ：g BDIOM 互 m g 乱 乔 g 5-9 S-CoDA 争
kum2l 争 BY] V )/ , ),. / ((./)- A MY[O ( ).( (, (- //- , , 6[OOX3[YSN ASXQVO 2Y[O .,)(/-. ) ) // / ( . LNSYW ) -)/ , ) . .),-. . (3 WO R /, / .) - ) - C 8 - ) - (- ( SXQ O] Y[U ((().- . () (.- , ]RO[ () , - (-) )
S-CoDA 享 I/O Pad vt乱 n I/O Padf ： I/O Pad I/O I/O Padg I/O Pad v n k2 lf k1lfMURN I/Ok22x4m88l JTAG(5 )m 96 g ： I/O Pad 享 g ； 万 mS-CoDA 10Wm 2.5V v享 4Ag； 且 m p 25mAm 享 享 160 m u p 享 320 PadgI/O Pad
92
5 CoDA x
pm 且 享 13 I/O m u p 26 g Pad 享 Padkcornerlg u m S-CoDA 享 254 m S-CoDA g
5-15 ： IP
Synopsys DCm RTL 丽 争 k.v
93 七
m.ddc lg 争 w VCS m Formality 仍 g 之 p 之 m 仍 w 仍 RTL Verilog 争 p m乐 仍 Verilog 争 DDC 争 p g
5-16 ：
94
5 CoDA x
之仍 m g ARM IPm Artisan 享 m IP nSRAM kRegister Filelg Milkway 丽 ICCkIC Compilerl享 g ICC m ： 5-15g
5-17 k l k l
u 2 mu 乱 S-coremv 乱 p GreenDroid g 2 m S-core gu 乱 32 32bit x 128 SRAM S-core m SRAM 于 12 SRAM m 享 k lg 8 128 x 66 BDIOM FIFOg SRAM 2D mesh gv 乱 SRAM GreenDroid g 5-16 5-15 u M1m M1 g 5-17 M4 M5 m 乱 g I/O 享 二 n I/O 乐 久 gI/O p 久 I/O 享 m I/O m v I/Og 久 久 I/O 享 m 久 g S-CoDA
95 七
久 m m 乐 I/O g I/O pad m bond 于 g I/O Pad m 5-18g p I/O(inline bonding)m 且 久 g m Pad 于 p 于m Bond 于 于g p 了 (stagger bonding)m 之 予 bond m 享 w享 Pad 于 gS-CoDA I/O g I/O 乐 m乐 I/O g mDie u v I/O Pads 、 Pin m 2 Pads 乔 p Pin ug S-CoDA 了 I/O m v I/O Padm 于 m g Pad 96 Padm 4 Padm ： I/O Pad 350 m I/O Pad 150 g 5-19 亚 g p 亚 g 9.28mV 亚g m 100MHzm m g
General pad Long bond Short bond
Inline bonding Stagger bonding
5-18 I/O 了 I/O 96
5 CoDA x
5-19 亚kIR Dropl 互 享 于 产 二 m 互 Basejump g 之 CoDA GreenDroid x Basejump 乔m， CoDA FPGA 仍 g p 仍 CoDA ， GreenDroid 久m 2D-mesh 久 2 FPGA um g 之 仍 m f 七 ， g m》 TSMC 250nm CoDA ASIC g m乐云 p g n f 严 g m m 享 m 业 g 下 f f产 g 些 m o p 互 m 互 于 gu 互 g 之 FPGA 互 28nm m CoDA ， m g m CoDA ， m且 ， w
97 七
g Basejump FPGA 乱 mBasejump FMCfPCB 、 互 g g 乐 x 仍 m S-CoDA g
98
6
6
(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET) 两 m g m g 些 vm 二 m g p m ， ： ， m 乎 u g (AP) f 丽 g 且 ， 享 g ， 之 gy p g 乎 产 串 串 y m 且 产 y p g 乱 y m 互 y C-core g y 乱 m w ， 产 串 串 y g m ， CoDA ，m ， y 之 g CoDA ， g CoDA ， f 于 f 二 CoDA m 七 CoDA ， f f f CoDA 二 m v n k1l CoDA m 且 CoDA g m 乱 m 乱 乱 y ug m ，书y g 仍 22nm v 7mm2 ，书y 90% g m CoDA ， g k2l CoDA 于 享 m CoDA ， m CoDA ， g ， w m p w y m p y ， g 万 p CoDA ， f o ， m g k3l CoDA ， w Cache f f v 二 g vmx ， CoDA 5.3 5 kenergy-delay product,
99 七
EDPl o u CoDA m 3.7 3.5 EDP g 且 CoDA g m CoDA m CoDA g k4l CoDA g m g m 介 CoDA 产 产 w m 书 y m 亚 g CoDA ，产 QsCore g 仍 QsCore m 41% 2 y m 亮 11.1%~22.1%g k5l FPGA vp CoDA m FPGA 个 w 二 m 2D-mesh u g 乔 m p 2D-mesh g ASIC FPGA FPGA 于 乔 g 之 m Virtex 6 FPGA CoDA ， g I CoDA ，m ， g CoDA ， n k1l C-core ， m p 亚 C-core ， g 享 C-core g m v f 亮 个 f》 ( )g k2l p 亚 CoDA ， ， g p 亚 m g m CoDA Cache m享 p Cache CoDA g p g 乔 m m 享 亚 乔 m g C-core m C-core ， 久 C-core m 亚 C-core g k3l CoDA ， 万 乎 1 s Python ， m w g CoDA ， m m 互
100
6
m 于g k4l u个 m CoDA ， 产 C-corem CoDA g 享 ，g k5l ，m ， ， g 。 um 之 ， C-corem g m乐享 ，五 ， 万 g k6l y y g ， w m g
101
i [1] G E Moore. Cramming More Components Onto Integrated Circuits[J]. Proceedings Of The Ieee, 1998,86(1):82-85. [2] R H Dennard, F H Gaensslen, V L Rideout, et al. Design of ion-implanted MOSFET's with very small physical dimensions[J]. Solid-State Circuits, IEEE Journal of, 1974,9(5):256-268. [3] N Goulding-Hotta, J Sampson, Z Qiaoshi, et al. GreenDroid: An architecture for the Dark Silicon Age[C]. 2012:100-105. [4] N Goulding-Hotta, J Sampson, G Venkatesh, et al. The GreenDroid Mobile Application Processor: An Architecture for Silicon's Dark Future[J]. Micro, IEEE, 2011,31(2):86-95. [5] G Venkatesh, J Sampson, N Goulding, et al. Conservation cores: reducing the energy of mature computations[C]. ACM, 2010:205-218. [6] N Goulding-Hotta, J Sampson, G Venkatesh, et al. GreenDroid: A mobile application processor for a future of dark silicon[C]. 2010. [7] M B Taylor. A landscape of the new dark silicon design regime[C]. 2014:1. [8] M B Taylor. A Landscape of the New Dark Silicon Design Regime[J]. Micro, IEEE, 2013,33(5):8-19. [9] M B Taylor. A landscape of the new dark silicon design regime[C]. 2013:1. [10] M B Taylor. Is dark silicon useful? Harnessing the four horsemen of the coming dark silicon apocalypse[C]. 2012:1131-1136. [11] H Esmaeilzadeh, E Blem, R St. Amant, et al. Dark silicon and the end of multicore scaling[C]. 2011:365-376. [12] N Hardavellas, M Ferdman, B Falsafi, et al. Toward Dark Silicon in Servers[J]. Micro, IEEE, 2011,31(4):6-15. [13] J Sampson, G Venkatesh, N Goulding-Hotta, et al. Efficient complex operators for irregular codes[C]. 2011:491-502. [14] N H E Weste, D Harris. CMOS VLSI Design: a Circuits and Systems Perspective[M].Addison-Wesley, 2005. [15] Semiconductor Industries Association. International technology roadmap for semiconductors. http://www.itrs.net/Links/2012ITRS/Home2012.htm. [16] Apple Online Shop, Mac Pro processor selection.
103 七
http://store.apple.com/us_smb_78313/buy-mac/mac-pro. [17] A Frumusanu, J Ho. Huawei Honor 6 Review. http://www.anandtech.com/show/8425/huawei-honor-6-review/4. [18] M Horowitz. 1.1 Computing's energy problem (and what we can do about it)[C]. 2014:10-14. [19] G Venkatesh, J Sampson, N Goulding-Hotta, et al. QsCores: trading dark silicon for scalable energy efficiency with quasi-specific cores[C]. ACM, 2011:163-174. [20] F Jia. The Arsenal Tool Chain for the GreenDroid Mobile Application Processor[D]. San Diego: University of California at San Diego, 2013. [21] V Govindaraju, H Chen-Han, T Nowatzki, et al. DySER: Unifying Functionality and Parallelism Specialization for Energy-Efficient Computing[J]. Micro, IEEE, 2012,32(5):38-51. [22] V Govindaraju, H Chen-Han, K Sankaralingam. Dynamically Specialized Datapaths for energy efficient computing[C]. 2011:503-514. [23] L Wu, M A Kim. Acceleration Targets: A Study of Popular Benchmark Suits[C]. 2012. [24] W Liang, K Skadron. Implications of the Power Wall: Dim Cores and Reconfigurable Logic[J]. Micro, IEEE, 2013,33(5):40-48. [25] E G Cota, P Mantovani, M Petracca, et al. Accelerator Memory Reuse in the Dark Silicon Era[J]. Computer Architecture Letters, 2014,13(1):9-12. [26] J Cong, X Bingjun. Optimization of interconnects between accelerators and shared memories in dark silicon[C]. 2013:630-637. [27] A Raghavan, L Yixin, A Chandawalla, et al. Designing for Responsiveness with Computational Sprinting[J]. Micro, IEEE, 2013,33(3):8-15. [28] A Raghavan, L Emurian, S Lei, et al. Utilizing Dark Silicon to Save Energy with Computational Sprinting[J]. Micro, IEEE, 2013,33(5):20-28. [29] A Raghavan, L Emurian, L Shao, et al. Computational sprinting on a hardware/software testbed[C]. ACM, 2013:155-166. [30] A Raghavan, L Yixin, A Chandawalla, et al. Computational sprinting[C]. 2012:1-12. [31] N Pinckney, R G Dreslinski, K Sewell, et al. Limits of Parallelism and Boosting in Dim Silicon[J]. Micro, IEEE, 2013,33(5):30-37. [32] J M Allred, S Roy, K Chakraborty. Dark Silicon Aware Multicore Systems: Employing Design Automation With Architectural Insight[J]. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 2014,22(5):1192-1196.
104
[33] J Allred, S Roy, K Chakraborty. Designing for dark silicon: a methodological perspective on energy efficient systems[C]. ACM, 2012:255-260. [34] K Swaminathan, E Kultursay, V Saripalli, et al. Steep-Slope Devices: From Dark to Dim Silicon[J]. Micro, IEEE, 2013,33(5):50-59. [35] A Sampson, J Nelson, K Strauss, et al. Approximate Storage in Solid-State Memories[J]. ACM Trans. Comput. Syst., 2014,32(3):1-23. [36] A Sampson, J Nelson, K Strauss, et al. Approximate storage in solid-state memories[C]. ACM, 2013:25-36. [37] H Esmaeilzadeh, A Sampson, L Ceze, et al. Neural Acceleration for General-Purpose Approximate Programs[C]. 2012:449-460. [38] H Esmaeilzadeh, A Sampson, L Ceze, et al. Architecture support for disciplined approximate programming[C]. ACM, 2012:301-312. [39] H Jie, M Orshansky. Approximate computing: An emerging paradigm for energy- efficient design[C]. 2013:1-6. [40] Z Jia, X Yuan, S Guangyu. NoC-sprinting: Interconnect for fine-grained sprinting in the dark silicon era[C]. 2014:1-6. [41] H Bokhari, H Javaid, M Shafique, et al. darkNoC: Designing energy-efficient network- on-chip with multi-Vt cells for dark silicon[C]. 2014:1-6. [42] M Shafique, S Garg, J Henkel, et al. The EDA challenges in the dark silicon era[C]. 2014:1-6. [43] M Haghbayan, A Rahmani, P Liljeberg, et al. Online testing of many-core systems in the Dark Silicon era[C]. 2014:141-146. [44] T S Muthukaruppan, M Pricopi, V Venkataramani, et al. Hierarchical power management for asymmetric multi-core in dark silicon era[C]. 2013:1-9. [45] N Clark, A Hormati, S Mahlke. VEAL: Virtualized Execution Accelerator for Loops[C]. 2008:389-400. [46] Y Kikuchi, M Takahashi, T Maeda, et al. A 40 nm 222 mW H.264 Full-HD Decoding, 25 Power Domains, 14-Core Application Processor With x512b Stacked DRAM[J]. Solid-State Circuits, IEEE Journal of, 2011,46(1):32-41. [47] J L Gustafson. Reevaluating Amdahl's law[J]. Commun. ACM, 1988,31(5):532-533. [48] 京 ，I J [49] G Balakrishnan, T Reps, N Kidd, et al. Model checking x86 executables with codesurfer /x86 and WPDS++[C]. Springer-Verlag, 2005:158-163.
105 七
[50] P Anderson, M Zarins. The CodeSurfer software understanding platform[C]. 2005:147-148. [51] T Teitelbaum. CodeSurfer[J]. SIGSOFT Softw. Eng. Notes, 2000,25(1):99. [52] R E Kidd. The OpenIMPACT Whole Program Optimization Framework[D]. Urbana- Champaign: University of Illinois at Urbana-Champaign, 2007. [53] M B Taylor, J Kim, J Miller, et al. The Raw microprocessor: a computational fabric for software circuits and general-purpose programs[J]. Micro, IEEE, 2002,22(2):25-35. [54] M Vuletic, P Ienne, C Claus, et al. Multithreaded virtual-memory-enabled reconfigurable hardware accelerators[C]. 2006:197-204. [55] J H Ahn, W J Dally, B Khailany, et al. Evaluating the Imagine stream architecture[C]. 2004:14-25. [56] U J Kapasi, W J Dally, S Rixner, et al. The Imagine Stream Processor[C]. 2002:282-288. [57] J D Owens, S Rixner, U J Kapasi, et al. Media processing applications on the Imagine stream processor[C]. 2002:295-302. [58] B Khailany, W J Dally, U J Kapasi, et al. Imagine: media processing with streams[J]. Micro, IEEE, 2001,21(2):35-46. [59] x I J ( / [60] ， I3J ( . [61] ， I3J ( , [62] 0A0 ： I3J ( [63] W Thies, M Karczmarek, S Amarasinghe. StreamIt: A Language for Streaming Applications[M].Springer Berlin Heidelberg, 2002. [64] I Buck, T Foley, D Horn, et al. Brook for GPUs: stream computing on graphics hardware[C]. ACM, 2004:777-786. [65] P Mattson. A Programming System for the Imagine Media Processor[D]. Palo Alto: Stanford University, 2001. [66] ， ： ， I3J ( (
[67] 串 I3J ( - [68] J E Stine, N Naresh. Compressed symmetric tables for accurate function approximation of reciprocals[C]. 2006:4-802. [69] — 乱 I3J
106
k l ( ) [70] D Joseph. Prefetching Using Markov Predictors[C]. 1997:252-263. [71] M J Schulte, J E Stine. Symmetric bipartite tables for accurate function approximation[C]. 1997:175-183. [72] M B Taylor, J Psota, A Saraf, et al. Evaluation of the Raw microprocessor: an exposed-wire-delay architecture for ILP and streams[C]. 2004:2-13. [73] R Jotwani, S Sundaram, S Kosonocky, et al. An x86-64 core implemented in 32nm SOI CMOS[C]. 2010:106-107. [74] M B Henry, R Lyerly, L Nazhandali, et al. MEMS-Based Power Gating for Highly Scalable Periodic and Event-Driven Processing[C]. 2011:286-291. [75] M B Henry, L Nazhandali. From transistors to MEMS: Throughput-aware power gating in CMOS circuits[C]. 2010:130-135. [76] H F Dadgour, K Banerjee. Design and Analysis of Hybrid NEMS-CMOS Circuits for Ultra Low-Power Applications[C]. 2007:306-311. [77] Standard Performance Evaluation Corporation. SPEC CPU 2006 benchmark specifications. http://www.spec.org. [78] Standard Performance Evaluation Corporation. SPEC CPU 2000 benchmark specifications. http://www.spec.org. [79] Eembc benchmark suite. http://www.eembc.org. [80] C Lattner, V Adve. LLVM: a compilation framework for lifelong program analysis & transformation[C]. 2004:75-86. [81] S Thoziyoor, N Muralimanohar, J H Ahn, et al. CACTI 5.1. Tech report. http://www.hpl.hp.com/techreports/2008/HPL-2008-20.html. [82] M Bohr, K Mistry. Intel's Revolutionary 22nm Transistor Technology. http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf. [83] B C Lee, E Ipek, O Mutlu, et al. Architecting phase change memory as a scalable dram alternative[C]. ACM, 2009:2-13. [84] IMOD Technology Overview. IMOD technology overview. http://www.qualcomm.com/common/documents/whitepapers/QMT_Technology_Overv iew_12-07.pdf. [85] M L Alles, H L Hughes, D R Ball, et al. Total-Ionizing-Dose Response of Narrow, Long Channel 45nm PDSOI Transistors[J]. Nuclear Science, IEEE Transactions on, 2014,61(6):2945-2950.
107 七
[86] R V Joshi, R Kanj, S Saroop. Novel 4 GHz Interleaved SRAM Cells With Asymmetrical Precharge in 45 nm PDSOI Technology[J]. Semiconductor Manufacturing, IEEE Transactions on, 2014,27(2):278-286. [87] P Chao, H Zhiyuan, Z Zhengxuan, et al. A New Method for Extracting the Radiation Induced Trapped Charge Density Along the STI Sidewall in the PDSOI NMOSFETs[J]. Nuclear Science, IEEE Transactions on, 2013,60(6):4697-4704. [88] S Sirohi, S Khandelwal. Modeling low frequency noise in PDSOI MOSFETs for analog and RF applications[C]. 2010:1940-1942. [89] D Guo, A Bryant, W Xinlin, et al. Gate-dielectric permitivity and metal-gate work-
function tradeoff in Lmet=25nm PDSOI device characteristics[J]. Electron Device Letters, IEEE, 2006,27(6):505-507. [90] F Abouzeid, A Bienfait, K C Akyel, et al. Scalable 0.35 V to 1.2 V SRAM Bitcell Design From 65 nm CMOS to 28 nm FDSOI[J]. Solid-State Circuits, IEEE Journal of, 2014,49(7):1499-1505. [91] X Chuan, K Banerjee. Physical Modeling of the Capacitance and Capacitive Coupling Noise of Through-Oxide Vias in FDSOI-Based Ultra-High Density 3-D ICs[J]. Electron Devices, IEEE Transactions on, 2013,60(1):123-131. [92] J P Noel, O Thomas, M Jaud, et al. Multi-UTBB FDSOI Device Architectures for Low-Power CMOS Circuit[J]. Electron Devices, IEEE Transactions on, 2011,58(8):2473-2482. [93] J Mazurier, O Weber, F Andrieu, et al. On the Variability in Planar FDSOI Technology: From MOSFETs to SRAM Cells[J]. Electron Devices, IEEE Transactions on, 2011,58(8):2326-2336. [94] S H Rasouli, K Endo, J F Chen, et al. Grain-Orientation Induced Quantum Confinement Variation in FinFETs and Multi-Gate Ultra-Thin Body CMOS Devices and Implications for Digital Design[J]. Electron Devices, IEEE Transactions on, 2011,58(8):2282-2292. [95] Y Choi, H Jin-Woo, L Hyunjin. Reliability Issues in Multi-Gate FinFETs[C]. 2006:1101-1104. [96] G Knoblinger, C Pacha, F Kuttner, et al. Multi-Gate MOSFET Design[C]. 2006:65-68. [97] M C Johnson, D Somasekhar, C Lih-Yih, et al. Leakage control with efficient use of transistor stacks in single threshold CMOS[J]. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 2002,10(1):1-5.
108
[98] M C Johnson, D Somasekhar, K Roy. Leakage control with efficient use of transistor stacks in single threshold CMOS[C]. 1999:442-445. [99] K Nii, H Makino, Y Tujihashi, et al. A low power SRAM using auto-backgate-controlled MT-CMOS[C]. 1998:293-298. [100] F Hamzaoglu, Y Yibin, A Keshavarzi, et al. Analysis of dual-V/sub T/ SRAM cells with full-swing single-ended bit line sensing for on-chip cache[J]. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 2002,10(2):91-95. [101] N Azizi, A Moshovos, F N Najm. Low-leakage asymmetric-cell SRAM[C]. 2002:48-51.
[102] F Hamzaoglu, Y Yibin, A Keshavarzi, et al. Dual-VT SRAM cells with full-swing single-ended bit line sensing for high-performance on-chip cache in 0.13 μm technology generation[C]. 2000:15-19. [103] T Bjerregaard, J Sparsoe. Scheduling discipline for latency and bandwidth guarantees in asynchronous network-on-chip[C]. 2005:34-43. [104] T Bjerregaard, S Mahadevan, R G Olsen, et al. An OCP Compliant Network Adapter for GALS-based SoC Design Using the MANGO Network-on-Chip[C]. 2005:171-174. [105] T Bjerregaard, J Sparso. A router architecture for connection-oriented service guarantees in the MANGO clockless network-on-chip[C]. 2005:1226-1231. [106] F Feliciian, S B Furber. An asynchronous on-chip network router with quality-of- service (QoS) support[C]. 2004:274-277. [107] T Felicijan, J Bainbridge, S Furber. An asynchronous low latency arbiter for Quality of Service (QoS) applications[C]. 2003:123-126. [108] J Bainbridge, S Furber. Chain: a delay-insensitive chip area interconnect[J]. Micro, IEEE, 2002,22(5):16-23. [109] J Lee, S Kim. Filter Data Cache: An Energy-Efficient Small L0 Data Cache Architecture Driven by Miss Cost Reduction: Computers, IEEE Transactions on[Z]. 2014: PP, 1. [110] A Bardizbanyan, M Sj, Lander, et al. Towards a performance- and energy-efficient data filter cache[C]. ACM, 2013:21-28. [111] Y Chia-Lin, L Chien-hao. HotSpot cache: joint temporal and spatial locality exploitation for I-cache energy reduction[C]. 2004:114-119. [112] W Tang, R Gupta, A Nicolau. Design of a predictive filter cache for energy savings in high performance processor architectures[C]. 2001:68-73. [113] M Huang, J Renau, Y Seung-Moon, et al. L1 data cache decomposition for energy
109 七
efficiency[C]. 2001:10-15. [114] J Kin, M Gupta, W H Mangione-Smith. The filter cache: an energy efficient memory structure[C]. 1997:184-193. [115] Z Chuanjun, F Vahid, Y Jun, et al. A way-halting cache for low-energy high-performance systems[C]. 2004:126-131. [116] Z Chuanjun, F Vahid, Y Jun, et al. A Way-Halting Cache for Low-Energy High- Performance Systems[J]. Computer Architecture Letters, 2003,2(1):5. [117] M D Powell, A Agarwal, T N Vijaykumar, et al. Reducing set-associative cache energy via way-prediction and selective direct-mapping[C]. 2001:54-65. [118] S Kaxiras, H Zhigang, M Martonosi. Cache decay: exploiting generational behavior to reduce cache leakage power[C]. 2001:240-251. [119] X Cuiping, Z Ge, H Shouqing. Fast Way-Prediction Instruction Cache for Energy Efficiency and High Performance[C]. 2009:235-238. [120] T Adegbija, A Gordon-Ross, A Munir. Dynamic phase-based tuning for embedded systems using phase distance mapping[C]. 2012:284-290. [121] Z Chuanjun. A Low Power Highly Associative Cache for Embedded Systems[C]. 2006:31-36. [122] Z Chuanjun, F Vahid, W Najjar. A highly configurable cache architecture for embedded systems[C]. 2003:136-146. [123] A Malik, B Moyer, D Cermak. A low power unified cache architecture providing power and performance flexibility[C]. 2000:241-243. [124] D H Albonesi. Selective cache ways: on-demand cache resource allocation[C]. 1999:248-259. [125] P Gi-Ho, L Kil-Whan, L Jang-Soo, et al. A low-power cache system for embedded processors[C]. 2000:316-319. [126] H Jingcao, R Marculescu. Energy- and performance-aware mapping for regular NoC architectures[J]. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 2005,24(4):551-562. [127] H Jingcao, R Marculescu. Application-specific buffer space allocation for networks-on- chip router design[C]. 2004:354-361. [128] S Banerjee, N Dutt. FIFO power optimization for on-chip networks[C]. ACM, 2004:187-191. [129] C Xuning, P Li-Shiuan. Leakage power modeling and optimization in interconnection
110
networks[C]. 2003:90-95. [130] L Kangmin, L Se-Joong, Y Hoi-Jun. SILENT: serialized low energy transmission coding for on-chip interconnection networks[C]. 2004:448-451. [131] C Yu-Liang, L Shaoshan, C Eui-Young, et al. An Energy and Performance Efficient DVFS Scheme for Irregular Parallel Divide-and-Conquer Algorithms on the Intel SCC[J]. Computer Architecture Letters, 2014,13(1):13-16. [132] A B Kahng, K Seokhyeong, R Kumar, et al. Enhancing the Efficiency of Energy- Constrained DVFS Designs[J]. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 2013,21(10):1769-1782. [133] S Eyerman, L Eeckhout. A Counter Architecture for Online DVFS Profitability Estimation[J]. Computers, IEEE Transactions on, 2010,59(11):1576-1583. [134] T Yoneda, K Masuda, H Fujiwara. Power-Constrained Test Scheduling for Multi-Clock Domain SoCs[C]. 2006:1-6. [135] J Schmid, J Knablein. Advanced synchronous scan test methodology for multi clock domain ASICs[C]. 1999:106-113. [136] C Sitik, B Taskin. Multi-voltage domain clock mesh design[C]. 2012:201-206. [137] L Souef, C Eychenne, E Alie. Architecture for Testing Multi-Voltage Domain SOC[C]. 2008:1-10. [138] R Cooksey, S Jourdan, D Grunwald. A stateless, content-directed data prefetching mechanism[C]. ACM, 2002:279-290. [139] D Joseph, D Grunwald. Prefetching using Markov predictors[J]. Computers, IEEE Transactions on, 1999,48(2):121-133. [140] N P Jouppi. Improving direct-mapped cache performance by the addition of a small fully-associative cache and prefetch buffers[C]. 1990:364-373. [141] S Xian-He, S Byna, C Yong. Improving Data Access Performance with Server Push Architecture[C]. 2007:1-6. [142] W Hassanein, Jos, Fortes, et al. Data forwarding through in-memory precomputation threads[C]. ACM, 2004:207-216. [143] L Chi-Keung, H Sunpyo, K Hyesoon. Qilin: Exploiting parallelism on heterogeneous multiprocessors with adaptive mapping[C]. 2009:45-55. [144] P H Wang, J D Collins, G N Chinya, et al. EXOCHI: architecture and programming environment for a heterogeneous multi-core multithreaded system[C]. ACM, 2007:156-166. [145] J Owens, D Luebke, N Govindaraju, et al. A survey of general-purpose computation on
111 七
graphics hardware[C]. 2005:21-51. [146] J Nickolls, I Buck, M Garland, et al. Scalable parallel programming with CUDA[C]. ACM, 2008:1-14. [147] M Mishra, T J Callahan, T Chelcea, et al. Tartan: evaluating spatial computation for whole program execution[C]. ACM, 2006:163-174. [148] K Sankaralingam, R Nagarajan, L Haiming, et al. Exploiting ILP, TLP, and DLP with the polymorphous TRIPS architecture[C]. 2003:422-433. [149] K Sankaralingam, R Nagarajan, L Haiming, et al. Exploiting ILP, TLP, and DLP with the polymorphous trips architecture[J]. Micro, IEEE, 2003,23(6):46-51. [150] S Swanson, K Michelson, A Schwerin, et al. WaveScalar[C]. 2003:291-302. [151] F Hannig, S Roloff, G Snelting, et al. Resource-aware programming and simulation of MPSoC architectures through extension of X10[C]. ACM, 2011:48-55. [152] J Allred, S Roy, K Chakraborty. Designing for dark silicon: a methodological perspective on energy efficient systems[C]. ACM, 2012:255-260. [153] S Mingoo, S Hanson, L Yu-Shiang, et al. The Phoenix Processor: A 30pW platform for sensor applications[C]. 2008:188-189.
112
七 m f 之 f j g 于m f m m 串o um w 两 g 东 f f g m 一 g g m f 七 g m 乱 七 ， g g 东f m g 仍 m f f七 世 不 g C2A3 SMR OV B bVY[ g [YP B bVY[ mw 串 仍 p g [YP B bVY[ m 下 f f ，f ， 享 m 仍g 仍 t m 亦 g C2A3 A]O OX A X YX g 亦 m [YP A X YX g [YP A X YX mp g 9 MU A WZ YX g C2A3 0[ OX V%6[OOX3[YSN%3 [U ASVSMYX x m9 MU ， g m9 MU p 2 MY[Of 4 Cf 2Y30 二 g 予 m f m 二 g f f f g 什 f f f f 什 f g f f m f mx 七 p o 亲 f f m 于m g 6[OOX3[YSN 3[ 6 XO R DOXU ]O Rf3[ ]R X 6Y VNSXQ 7Y]] f 9YO 0 [SMMRSY DSU[ W 1R ]] f [YPSVOf 6[OOX3[YSN ， 丁 七g 1A6
113 七
3[ HR XQf S DOQ 3[ 6 X SX E 丁 g DA 3[ 9YOV 2YL [Xf3[ 0N[S X 2 VPSOVNf3[ [ 6[ ZZfB[O Y[f A NR [ X 5 60 f SX a 介 SX a ： g 产 3[ SMR OV EOSf3[ A XN [ W m g 5OS 9S 仍 ( m 下 m g 1 OT WZ 之 m ， g f 仔 ， 丁 g m乔 ( g f f f f ][Saf f fAROXQ G XQ 7 XQf f 于 m 之 g 产 m m m m g — f f f f f （f f f f g m m 书 g j
114
于 七
g U j oia
p 七 n [1] Qiaoshi ZhengmNathan Goulding-Hotta, Scott Ricketts, Steven Swanson, Michael Taylor, Jack Sampson. Exploring Energy Scalability in Coprocessor-Dominated Architectures for Dark Silicon[J]. ACM Transactions on Embedded Computing Systems(TECS)1, July 2014, 13(4), 130:1-130:24 (SCI Index, WOS N.O: 000341390100013) (EI Index, IDS N.O: 20143418087903) [2] Qiaoshi Zheng, Deyuan Gao, Xiaoya Fan, Meng Zhang, Tao Yao and Limin Han. An Evaluation of the Many-core Longtium SP Computer System[C]. The 2013 IEEE International Conference on Signal Processing, Communications and Computing (IEEE ICSPCC 2013), Aug. 2013, Kunming, China, IEEE Computer Society: 1694:1-1694:4 (EI Index, IDS N.O: 20140417228975) [3] Qiaoshi Zheng, Deyuan Gao, Liwen Shi, Jie Chen. Tolerating memory latency: L2 cache actively push architecture[C]. The 2009 International Conference on Advanced Computer Theory and Engineering (ICACTE 2009), Cairo, Egypt, ASME: 509-516. (EI Index, IDS N.O: 20104813425974) [4] Qiaoshi Zheng, Deyuan Gao, Jie Chen, Chao Wang. AAP and AAPM: improved prefetching structures of the L2 cache[C]. The 2009 International Conference on Advanced Computer Theory and Engineering (ICACTE 2009), Cairo, Egypt, ASME: 569-576. (EI Index, IDS N.O: 20104813425982)
亮 p 七 n [5] Nathan Goulding-Hotta, Jack Sampson, Qiaoshi Zheng, Vikram Bhatt, Joe Auricchio, Steven Swanson and Michael Taylor. Greendroid: An architecture for the dark silicon age[C]. 17th Asia and South Pacific Design Automation Conference (ASP-DAC), February 2012, Sydney, Australian, IEEE Computer Society: 100-105. (invited paper)(EI Index, IDS N.O: 20121714967941) [6] Vikram Bhatt, Nathan Goulding-Hotta, Qiaoshi Zheng, Jack Sampson, Steven Swanson and Michael B. Taylor. SiChrome: A Silicon Browser[C]. 1st Dark Silicon Workshop (DaSi), in conjunction with ISCA, 2012, Portland, USA.
1 CCF x B http://www.ccf.org.cn/sites/ccf/biaodan.jsp?contentId=2567814757412m Domain-Specific Multicore Computing y 6 七 七 g
115 七
[7] m m （m m . TLB [J]. , 2011, 38(5): 301-305. [8] Liwei Shi, Xiaoya Fan, Qiaoshi Zheng, Jie Chen. Exploiting the Character of Memory Accesses to Achieve Lower Power Consumption of the Data TLB[C]. The 2010 International Conference on Computer Engineering and Technology, April 2010, Cheng Du, China, IEEE Computer Society: V2-271-275. (EI Index, IDS N.O: 20104313316750) [9] Chao Wang, Zhanhuai Li, Xiaoyu Li, Qiaoshi Zheng. An error handling method for primary-backup replication protocol[C]. The 2009 International Conference on Advanced Computer Theory and Engineering (ICACTE 2009), Cairo, Egypt, ASME: 569-576. (EI Index, IDS N.O: 20104813425963) [10] Jie Chen, Deyuan Gao, Qiaoshi Zheng. A Research on an Optimized Adaptive Dynamic Power Management[C]. The 2009 IEEE International Conference on Computer Science and Information Technology (ICCSIT 2009), August, 2009, Beijing, China, IEEE Computer Society: 52-55. (EI Index, IDS N.O: 20094612454531) [11] m m . p [J]. x m2010, 46(14): 69-74.
y n [1] m m m m m m m m m . . y m 101697146A k l. [2] m m m m亲 m m m m . x业 . m 202267954U k l.
n “Altera ” r 中 中 m t ( ) 2010.08m 中 ( p )m p 2010.06m d e k pl 2010.07m 予 d e ( ) 2009.08m 予 : [1] d 产 ek 乱 (DARPA)个 v ， (Center for Future Architectures Research, C-FAR)m n2384.006l
116
于 七
[2] “Prototyping Platform to Enable Power-Centric Multicore Research” ( m n1059333) [3] dEnergy-Efficient Parallel Architectures for Computer Visione k m n0846152l [4] dArsenal: Extending Moore’s Law through the Design, Synthesis and Use of Massively Heterogeneous Systemsek m n0811794l [5] d ，ek d te m n2009AA01Z110l [6] d u ek m n60736012l [7] d u ： ，ek m n60773223l [8] dComputer Organization and DesignccThe Hardware/Software InterfacemFourth Editionm David A. Patterson, John L. Hennessyek ！l 下
117
七
m n 于七 g 乱争 ， 七 g 七 g 七 乱 乱 m f 七 g m 七 p
g
七 g
七 n n
cccccccccccccccccccccccccccccccccccc
ccc
七
东 仅 m n 七 m v g m m 七 w 产 之 mw 之 g
产 m g
七 x个 w m p g
七 n