Engineering Specification for the KA43 Processor Module Revision 1.0 1–May–1989 COMPANY CONFIDENTIAL RESTRICTED DISTRIBUTION

Engineering Specification for the KA43 Processor Module Revision 1.0 1–May–1989 COMPANY CONFIDENTIAL RESTRICTED DISTRIBUTION COPYRIGHT (c) 1989 by DIGITAL EQUIPMENT CORPORATION This information shall not be disclosed to non-Digital personnel or generally distributed within Digital. Distribution is restricted to persons authorized and designated by the responsible engineer or manager. This document shall not be left unattended, and when not in use shall be stored in a locked storage container. The information in this document is subject to change without notice and should not be construed as a commitment by Digital Equipment Corporation. Digital Equipment Corporation assumes no responsibility for any errors that may occur in this document. The information in this document does not describe any program or product currently available from Digital Equipment Corporation. Nor does Digital Equipment Corporation commit to implement this specification in any program or product. Digital Equipment Corporation makes no commitment that this document accurately describes any product which it might ever make. Digital Equipment Corporation CONTENTS <ul style="display: flex;"><li style="flex:1">Preface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . </li><li style="flex:1">v</li></ul>Chapter 1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.1 Scope of Document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.3 Applicable Documents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1112Chapter 2 KA43 ROM MEMORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1 System Board ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2 Network Address ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3 Option Board ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3334Chapter 3 DC520 RIGEL CENTRAL PROCESSOR . . . . . . . . . . . . . . . . . . . . . . . . 3.0.1 Processor State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.1.1 General Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.1.2 Processor Status Longword . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.1.3 Internal Processor Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.1.3.1 KA43 VAX Standard Internal Processor Registers . . . . . . . . . . . . . . . . . . . 3.0.1.3.2 KA43 Unique Internal Processor Registers . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.2 Process Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.3 Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.4 Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.5 Memory Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.5.1 Translation Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.5.2 Memory Management Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6 Interrupts And Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.1 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.2 Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3 Information Saved On A Machine Check Exception . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.1 Byte Count . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.2 "R" - Vax Restart Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.3 Machine Check Code Parameter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.4 Contents of the RIGEL CPU’s internal VA Register . . . . . . . . . . . . . . . . . . 3.0.6.3.5 Contents of the RIGEL CPU’s internal VIBA Register . . . . . . . . . . . . . . . . 3.0.6.3.6 ICCS Register Bit<6> Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.7 SISR Register Bits<15:0> Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.8 Internal State Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.9 Contents of the Shift Count (SC) Register . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.10 Contents of the Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.3.11 Contents of the Process Status Longword (PSL) . . . . . . . . . . . . . . . . . . . . 3.0.6.4 Machine Check Error Register (MCESR) IPR 38 . . . . . . . . . . . . . . . . . . . . . . . 55567 11 12 13 13 13 14 14 15 17 17 18 20 20 21 21 23 24 24 24 24 24 25 25 25 iii 3.0.6.5 System Control Block (SCB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.6.6 The Hardware Halt Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.7 System Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.7.1 System Identification Register (SID) IPR 62 . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.7.2 System Type Register (SYS_TYPE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0.8 Accelerator Control and Status Register (ACCS) IPR 40 . . . . . . . . . . . . . . . . . . . . 25 27 29 29 30 30 Chapter 4 DC520 CPU REFERENCES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.0.1 CPU References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.0.1.1 Instruction-Stream Read references . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.0.1.2 Data-Stream Read references . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.0.1.3 Write References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 33 33 33 33 Chapter 5 DC523 RIGEL FPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.0.1 Floating Point Accelerator Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.0.2 Floating Point Accelerator Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.0.3 Operand and Result Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.0.4 Powerup State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 35 35 36 36 Chapter 6 CACHE_MEMORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 <ul style="display: flex;"><li style="flex:1">37 </li><li style="flex:1">6.1 Cacheable References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . </li></ul>6.2 Primary Cache Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.1 Primary Cache Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.2 Primary Cache Address Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.3 Primary Cache Data Block Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.4 Primary Cache Behavior on Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.5 Primary Cache Internal Processor Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.5.1 Primary Cache Status Register (PCSTS) - IPR 127 . . . . . . . . . . . . . . . . . . . . . 6.2.5.2 Error Address Register (PCERR) - IPR 126 . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.5.3 Primary Cache Index Register (PCIDX) - IPR 125 . . . . . . . . . . . . . . . . . . . . . . 6.2.5.4 Primary Cache Tag Array Register (PCTAG) - IPR 124 . . . . . . . . . . . . . . . . . . 6.2.6 Writing and Read the Primary Cache Tag Array . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.7 Primary Cache Error recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.8 Primary Cache Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.9 Primary Cache Diagnostics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.10 Error Handling by the Primary Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.2.10.1 Primary Cache Error Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 38 39 41 41 41 41 44 45 46 46 46 47 47 47 50 6.3 Backup Cache Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.3.1 Backup Cache Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.3.2 Backup Cache Address Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.3.3 Backup Cache Data Block Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.3.4 Backup Cache Behavior on Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 52 52 53 54 iv 6.3.5 Maintaining Primary Cache Consistency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.3.5.1 Vector Interface Error Status Register (VINTSR) - EPR 123 . . . . . . . . . . . . . . 6.3.5.2 Cache Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.3.5.3 Diagnostics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 54 55 55 Chapter 7 KA43 SYSTEM ERROR STATUS REGISTER . . . . . . . . . . . . . . . . . . . . 57 Chapter 8 KA43 MISCELLANEOUS I/O REGISTERS . . . . . . . . . . . . . . . . . . . . . . 8.1 IO Reset Register (IORESET) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.2 Configuration and Test Register (CFGTST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.3 Halt Code Register (HLTCOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.4 Diagnostic Display Register (DIAGDISP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.5 Parity Control Register (PAR_CTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8.6 Diagnostic Timer Register (DIAGTIME) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 59 60 61 61 61 62 Chapter 9 KA43 INTERRUPT CONTROLLER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.1 Interrupt Sources and Ranking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.2 Video Interrupt Select Register (VDC_SEL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.3 Interrupt Request Register (INT_REQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.4 Interrupt Clear Register (INT_CLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.5 Interrupt Mask Register (INT_MSK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9.6 Interrupt Vector Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 64 64 65 66 66 67 Chapter 10 KA43 TIME OF YEAR CLOCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.1 Battery Backup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.2 Watch Chip Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.3 Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.4 Time of Year Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.5 Non-volatile RAM Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 69 69 70 72 72 72 Chapter 11 KA43 SERIAL LINE CONTROLLER . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.1 Line Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.2 Diagnostic Terminal Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.3 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.4 Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 75 75 76 76 v11.4.1 Control and Status Register (SER_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.4.2 Receiver Buffer Register (SER_RBUF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.4.3 Line Parameter Register (SER_LPR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.4.4 Transmitter Control Register (SER_TCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.4.5 Modem Status Register (SER_MSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.4.6 Transmitter Data Register (SER_TDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 78 79 80 81 82 Chapter 12 KA43 MONOCHROME DISPLAY CONTROLLER . . . . . . . . . . . . . . . 12.1 Video Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.2 End-of-frame Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.3 Data Plane Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.4 Display Origin Register (VDC_ORG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.5 Cursor Coordinate Offsets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.6 Cursor Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.7 Cursor Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.8 Cursor Command Register (CUR_CMD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.9 Loading the Cursor Sprite Pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.10 Cursor Region Detectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.11 Displaying a Sprite Cursor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.12 Displaying a Crosshair Cursor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.13 Controlling Cursor Plane Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.14 Blanking the Display . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.15 Cursor Chip Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.16 Power-on Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 83 83 84 84 84 85 85 86 88 89 89 89 90 90 90 90 Chapter 13 KA43 NETWORK CONTROLLER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 13.1 Ethernet Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.1.1 Packet Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.1.2 Network Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 93 94 <ul style="display: flex;"><li style="flex:1">13.2 Lance Chip Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . </li><li style="flex:1">94 </li></ul>13.3 Program Control of the Lance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.3.1 Register Address Port(NI_RAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.3.2 Register Data Port(NI_RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.3.3 Control and Status Register 0 (NI_CSR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.3.4 Control and Status Register 1(NI_CSR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.3.5 Control and Status Register 2 (NI_CSR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.3.6 Control and Status Register 3(NI_CSR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 95 96 96 99 100 100 vi 13.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.5 DMA Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 102 13.6 Initialization Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.6.1 Initialization Block MODE Word(NIB_MODE) . . . . . . . . . . . . . . . . . . . . . . . . . . 13.6.2 Network Physical Address (NIB_PADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.6.3 Multicast Address Filter Mask (NIB_LADRF) . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.6.4 Receive Descriptor Ring Pointer (NIB_RDRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.6.5 Transmit Descriptor Ring Pointer (NIB_TDRP) . . . . . . . . . . . . . . . . . . . . . . . . . . 102 103 105 105 106 106 13.7 Buffer Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.7.1 Receive Buffer Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.7.2 Transmit Buffer Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 108 109 13.8 Lance Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.1 Switch Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.2 Initialization Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.3 Look-for-work Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.4 Receive Poll Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.5 Receive Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.6 Receive DMA Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.7 Transmit Poll Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.8 Transmit Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.9 Transmit DMA Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.8.10 Collision Detect Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 112 113 113 113 113 114 114 114 115 115 <ul style="display: flex;"><li style="flex:1">13.9 Lance Programming Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . </li><li style="flex:1">115 </li></ul>Chapter 14 KA43 SCSI CONTROLLER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.1 SCSI Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.2 Controller Adapter Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 119 121 14.3 SCSI Chip Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.1 Mode Register (SCS_MODE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.2 Initiator Command Register (SCS_INI_CMD) . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.3 Target Command Register (SCS_TAR_CMD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.4 Bus and Status Register (SCS_STATUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.5 Current Bus Status Register (SCS_CUR_STAT) . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.6 Select Enable Register (SCS_SEL_ENA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.7 Output Data Register (SCS_OUT_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.8 Current Data Register (SCS_CUR_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.9 Input Data Register (SCS_IN_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.10 Start DMA Send Action (SCS_DMA_SEND) . . . . . . . . . . . . . . . . . . . . . . . . . . . 14.3.11 Start DMA Initiator Receive Action (SCS_DMA_IRCV) . . . . . . . . . . . . . . . . . . . 14.3.12 Start DMA Target Receive Action (SCS_DMA_TRCV) . . . . . . . . . . . . . . . . . . . . 14.3.13 Reset Interrupt/Error Action (SCS_RESET) . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 122 123 124 125 126 126 127 127 127 128 128 128 128

Engineering Specification for the KA43 Processor Module Revision 1.0 1–May–1989 COMPANY CONFIDENTIAL RESTRICTED DISTRIBUTION

Details

Download

Copyright

We respect the copyrights and intellectual property rights of all users. All uploaded documents are either original works of the uploader or authorized works of the rightful owners.

Support