Université de Valenciennes et du Hainaut-Cambrésis Numéro d'ordre : 08/40 Optimisation des performances et de la consommation de puissance électrique pour architecture Intel ltanium/EPIC THÈSE Présentée et soutenue publiquement le : 25 novembre 2008 pour l'obtention du Doctorat de l'université de Valenciennes et du Hainaut-Cambrésis Spécialité Automatique et Informatique des Systèmes Industriels et Humains Discipline : Informatique par JamelTAYEB Rapporteurs : Dr. Albert COHEN, INRlA, École Polytechnique de Paris Pr. William JALBY, Université de Versailles-Saint-Quentin-en­ Yvelines Examinateurs : Pr. Jean-Luc DEKEYSER, Laboratoire d'Informatique Fondamentale à Lille Pr. Pierre MANNEBACK Faculté Polytechnique de Mons, Belgique Invité : M. Gwenolé BEAUCHESNE, Ingénieur, Mandriva S.A. Paris Directeur: Pr. Sm ail N IAR, LAMIH, Université de Valenciennes Laboratoire d'Automatique, de Mécanique et d'Informatique Industrielles et Humaines - UMR 8530 i Remerciements Merci tout d'abord à Smail Niar qui il y a tous juste quatre ans m 'a offert, en plus de son amitié, l'opportunité d'effectuer ma thèse au sein du laboratoire LAMll-1. Je le remercie pour cette chance inespérée, de la confiance et de son soutien de tous les moments, les plus heureux comme les plus difficiles. Son aide et ses conseils rn 'ont aidé à garder le cap. J'exprime ma profonde gratitude à Albert Cohen et William Jalby qui m'ont fait l'honneur d'être rapporteurs de cette thèse et pour avoir pris le temps de rédiger un rapport sur celle-ci. Je les remercie pour 1' intérêt sincère qu ' ils ont porté à mon travail. Je tiens à remercier ici les examinateurs : Jean-Luc Dekeyser et Pierre Manneback qui m'ont fait le plaisir d'examiner ce travail et de faire partie du Jury. Merci enfin à Gwenolé Beauchesne qui m'a fait le plaisir de sa présence et que je retrouve à cette occasion avec plaisir. Je remercie Lakshmi Talluru et Adarsh Saga/ qui chacun à leur façon ont consenti des efforts inattendus en me donnant des moyens afin que je puisse mener à bien mes recherches en parallèle de notre exigent travail de tous les jours. Merci aussi à mes amis qui m'ont- plus que de coutume- supporté, écouté et motivé lorsqu' il m ' arrivait de perdre courage. Merci à vous Stanislas Odinot, Dan Zimmerman, Jean-Laurent Philippe et Christopher Meredith. Merci à Sandrine Charbonnier pour tous cela et aussi pour son aide précieuse et indispensable lors de la rédaction de ce mémoire. Je remercie de tous mon cœur mes parents pour leur amour inconditionnel et pour m' avoir toujours poussé à aller de l'avant. Merci à mon épouse, Danika Hercha, qui m'a toujours encouragé à poursuivre mes rêves. Son amour et son soutien m'ont été particulièrement importants au cours de cette difficile année. Enfm, je remercie du fond du cœur mon père et mon grand-père maternel qui n' auront pas la chance de lire ces lignes, et pourtant sans lesquels je n'aurais jamais entrepris cette aventure. Merci à vous d' avoir su éveiller ma curiosité et mon amour pour la science et la découverte. Je dédie mon travail à votre mémoire. iii Remerciements iv Résumé En fondant sa nouvelle génération de processeurs sur l'architecture Very Long Instruction Word, Intel Corporation a introduit une famille de processeurs à la fois novateurs et généralistes, en ce sens que nous les retrouvons aussi bien dans le segment des calculateurs scientifiques que dans celui des serveurs d'entreprise. Les choix architecturaux retenus et la mise à la disposition du programmeur, désormais seul maitre à bord, d'importantes ressources matérielles, nous ont conduit à entreprendre l'étude d'utilisations alternatives de certaines d'entre-elles. Parmi les ressources que nous avons ainsi étudiées, nous trouvons les piles des registres que nous avons optimisés pour l'exécution de machines à piles. Notre choix c'est naturellement porté sur le système FORTH, archétype des machines à pile s'il en est. Après une implémentation logicielle d'un système FORTH pour Itanium, nous avons introduit un ensemble d'amendements matériels à l'architecture Explicit Parallel Instruction Computer afin de compenser certaines limitations de notre implémentation initiale. Nous avons ainsi mis en place une pile matérielle dont le contrôle échoit explicitement au logiciel. Cette première approche, si elle est bien adaptée au système FORTH montre toutefois ses limites lorsqu'il s'agit d'implémenter des langages évolués ayant connu un succès commercial et d'estime plus important. Bien entendu, ces deux langages ont des différences techniques fondamentales, dont la plus importante dans le cadre de cette étude est la nature fortement typée de la pile d'évaluation de .NET, là où la pile FORTH n'a aucune forme de typage. Nous avons repensé en conséquence notre approche initiale et nous avons proposé une pile matérielle dont le contrôle est assuré cette fois-ci implicitement par le matériel. Il en résulte une plus grande facilité d'implémentation de langages tels que le Microsoft Intermediate Language de .NET ou Java, tout en limitant l'ampleur des modifications requises à son emploi. L'utilisation de cette pile permettant une traduction directe et à faible coût du MSIL en binaire. Le second avantage de la méthode est d'être« implémentable »quasi-directement dans les processeurs Itanium. Dans une seconde partie, nous nous sommes attelés à l'étude et à l'optimisation de l'efficacité énergétique des applications serveurs destinées à cette nouvelle famille de processeurs. Nous avons développé dans un premier temps des outils de mesure et d'analyse de la consommation d'énergie. Nous avons ensuite dégagé un corpus de règles qui permettent aux développeurs d'applications de rendre leurs logiciels plus économes et d'adapter leur consommation énergétique en fonction d'un niveau de performance requis ou décidé dynamiquement. v Résumé vi Table des matières REMERCIEMENTS .......••.•••.....•.••.••............................................................................•...••.....•.............••.... 111 RESUME .......................................•.....................•.....•..••...................•.....••.•••.•.•••.•.•..•..........................•....V TABLE DES MATIERES .............................................................................................................................VIl INTRODUCTION ....•..••..•.••..•...•.••••••...•....•.••..•.••..•..••.••.•••.•.......••.•...•.•.•..............•.......•..••.........••.........•••.... 1 1. INTRODUCTION GENERALE .......................................................................................................................1 2. LA REPONSE EPIC ..................................................................................................................................3 3. LA REPONSE CMP ..................................................................................................................................6 4. LA REPONSE VIRTUALISATION .................................................................................................................10 S. STRUCTURE DU DOCUMENT ....................................................................................................................12 6. REFERENCES ........................................................................................................................................13 CACHE DE PILE POUR ARCHITECTURE EPIC ............................................................................................. 17 RESUME ......................................................................................................................................................17 1. INTRODUCTION ....................................................................................................................................17 2. TRAVAUX CONNEXES .............................................................................................................................18 3. CODE DE REFERENCE ET UTILISATION DE LA PILE DE REGISTRES .......................................................................27 4. CODE OPTIMISE ET MODIFICATION DE LA MACHINE VIRTUELLE .......................................................................29 S. ACCES INDEXES AUX REGISTRES ...............................................................................................................3S 6. IMPLEMENTATION SIMPLIFIEE .................................................................................................................40 7. CONCLUSIONS .....................................................................................................................................42 8. REFERENCES ........................................................................................................................................42 UNE PILE VIRTUELLE POUR L'ARCHITECTURE EPIC .................................................................................. 47 RESUME ......................................................................................................................................................47 1. INTRODUCTION ....................................................................................................................................47 . 2. TRAVAUX CONNEXES .............................................................................................................................48 3. TERMINOLOGIE .NfT............................................................................................................................ S2 4. LA PILE MATERIELLE