BAUELEMENTE HyperTransport und PCI Express Moderne Systeme verlangen schnelle I/O-Verbindungen (Teil 1) Siegfried W. Best, Redaktion elektronik industrie ICs werden immer schneller und komplexer. Prozessoren arbei- ten heute mit 3 GHz, werden bald aber die 10-GHz-Marke überschreiten und mehr als 1 Mrd. Transistoren beinhalten. Die Geschwindigkeit der Speicher wird sich verdoppeln oder gar vervierfachen. Die zunehmenden Geschwindigkeitsanforde- rungen führen zur Ablösung paralleler Verbindungsbusse und zu seriellen I/O-Lösungen sowohl auf Chip- wie auch auf Boardebene wie die im Folgenden betrachteten HyperTrans- port und PCI Express. ie Notwendigkeit neuer schneller len nennen gar 38 Mio. Verbindungstechnologien wurde vor Z. Z. sind über 45 Hyper- D Jahren erkannt und mit Erfolg wur- Transport-fähige ICs ver- den Systeme entwickelt, die den Fla- fügbar. Angefangen von schenhals-Bussysteme beseitigen helfen. Da den 32- und 64-Bit-Pro- gibt es den von Intel favorisierten PCI Ex- zessoren von AMD (Op- HyperTransport-Verbindung im Vergleich mit AGP-Routing. press als Nachfolger von PCI und seinen teron, Athlon64), Broad- schnelleren Derivaten sowie das stark von com, PMC-Sierra MIPS) und Transmeta und verbessern kann und dies unter Beibe- AMD gepuschte HyperTransport Consorti- (Efficeon T8400) über Core-Logik und haltung der Kompatibilität zur PCI-I/O-Tech- um. Denkt man an die nächste Generation South/North-Bridges von AMD, Ali, Nvidia nologie. HyperTransport bietet unter Ver- von Telekomgeräten sind weiter zu nennen und VIA bis hin zu HyperTransport-Bridges wendung einfach herzustellender einseitig (zu anderen I/O-Systemen) von AMD, Allian- gerichteter Punkt-zu-Punkt-Zweidrahtver- ce Semi und PLX. Auch bedeutende FPGA- bindungen (Links) eine Transferrate von Hersteller wie Altera und Xilinx bieten IPs 1600 Mbit/s pro Link. HyperTransport ist für auf ihren Produkten. Bekannte Endprodukte flexible Implementierung skalierbar zu 2, 4, mit HyperTransport-ICs sind z. B. der Apple 8, 16 oder 32 Bit in jede Richtung, hieraus G5 und über die Spielkonsole X-Box ist die resultiert eine Gesamt-Transferrate von schnelle Chip-zu-Chip-Verbindung bis in die 3,2 GB/s bei einem 8-bit-Link, von 6,4 GB/s Wohnzimmer vorgedrungen. in einem 16-bit-Link und von 12,8 GB/s bei Was verbirgt sich nun hinter HyperTrans- 32 bit. Dabei bestimmen die Bauteile in der port? Es ist eine schnelle und universelle Initialisierungsphase die Busbreite und ar- Chip-zu-Chip-Verbindung, die die existie- beiten dann entsprechend. renden proprietären Multilevel-Busse in PCs, Durch eine verbesserte 1,2 V LVDS-Sig- Bild 1: HyperTransport Daisy Chain Kon- Servern und embedded Systemen ersetzen nalisierung jedes Links und DDR-Über- figuration mit Host, Tunnel und Cave (am Ende). PCI Express und HyperTransport auf einen Blick das AS (Advanced Switching über PCI Ex- HyperTransport PCI-Express press), RapidI/O (von Motorola und einigen Einsatzgebiet Chip-zu-Chip Chip-zu-Chip, Board-zu-Board, Docking Partnern) sowie UXPi (Universal 10 Gbit Bus-Architektur Dual, unidirectional, Punkt-zu-Punkt Zwei Signalpaare, Punkt-zu-Punkt Physical-Layer Initiative von Xilinx und vier Link-Breite x2, x4, x8, x16 oder x32 x1, x2, x4, x8, x12, x16 oder x32 Partner angekündigt). Dieser zweiteilige Protokoll Paket-basierend, Source synchrones Paket-basierend, eingebettetes Taktsignal Beitrag geht im ersten Teil auf HyperTrans- Taktsignal mit Paketen mit vierfachen (8b/10b Encodierung), 32 bit oder port ein. Der zweite Teil in Heft 4 befasst von 4 Bytes (32 bit) erweiterte 64 bit Speicheraddressierung sich mit dem PCI Express und in einer späte- Bandbreite ( je Richtung) 1,6Gbit/s/port/direction 2,5Gbit/s/port/direction ren Ausgabe wird elektronik industrie die Datendurchsatz Ein x32 Link kann 6,4 GByte/s in jede Ein x32 Link kann bis 10 GByte/s in jede Richtung (1,6GBits/s x 32 / 8 bits) Richtung (2.5Gbits/s x 32 / 8 bits) liefern. auf Telekom- und Netzwerk-Anwendungen liefern. Beide Richtungen zusammen Beide Richtungen zusammen also ausgerichteten Technologien AS, RapidI/O also 12,8 GByte/s.* 20 GByte/s. und UXPi einmal näher betrachten. Signalisierung 1,2-V- LVDS mit 100 Ω Impedanz, Serial Low Voltage Differential Signal, Sideband-Control Inband-Control Multiprozessor- Ja n/a (nicht als Prozessor-Bus vorgesehen) HyperTransport Unterstützung Spricht man von schnellen Chip-zu-Chip- Kompatibilität PCI-kompatibel PCI-kompatibel Verbindungen kommt man an HyperTrans- Sonstiges Native Hot Plug, Consortium gab Advanced Power-Management, Advanced x native Packet-handling Möglichkeiten native Packet-handling Möglichkeiten für port nicht vorbei. Nach International Data für Einsatz von HT in Telco bekannt Einsatz von HT in Telco bekannt Corp. wurden bis Ende 2003 etwa 30 Mio. Hypertransport Ports verkauft, andere Quel- * siehe Zwischenbemerkung, Version 2.0 bietet 22,4 GByte/s 24 elektronik industrie 03-2004 Entdecken Sie weitere interessante Artikel und News zum Thema auf all-electronics.de! Hier klicken & informieren! BAUELEMENTE Jeder HyperTransport-Link hat mindestens populären 4-Kanal-Konfiguration. Hyper- zwei Enden. Einmal einen Host als Quelle Transport ist mit seiner maximalen Übertra- von Informationen und Signalen und zum gungsrate 48mal schneller als PCI, 12mal anderen einen Endpunkt oder Cave. Sollen schneller als PCI-X und immer noch 10mal zusätzliche Komponenten eingebunden schneller als die 4-Kanal-Variante von Infini- werden, wird ein sogenannter Tunnel-Bau- Band. Die HyperTransport Technologie ist stein (Bild 1) benötigt und zum Anschluss wegen ihrer Bandbreite und dem Packet- Bild 2: HyperTransport-Konfiguration an ein anderes I/O-System eine Bridge, z. B. orientierten Daten- und Befehls-Protokoll mit Switch. eine PCI-zu-HyperTransport-Bridge. Tunnel- software-kompatibel mit PCI und den Deri- Bausteine und Bridges können auch als End- vaten PCI-X 1.0 und 2.0. Über Hypertrans- tragungsrate wird der Durchsatz erhöht, bei punkte oder Caves wirken. HyperTransport port-Bridges ist die Anbindung an die po- gleichzeitig verringertem Übersprechen und Switches können Mehrfach-I/O-Datenströ- pulären I/O-Technologien wie AGP 8x, erhöhter EMV. Die LVDS-Signalisierung er- me verarbeiten und regeln die Verbindung InfiniBand, Firewire, USB, PL-3, SPI-4.2, SPI- möglicht auch den Einsatz einfacher Multi- zwischen angeschlossenen I/O-Komponen- 5, PCI Express und PCI-X usw. (Bild 3) sowie layer mit nur 4 Lagen und aus FR4-Material. ten. So kann ein 3-Port-Switch (Bild 2) Ge- Gigabit-Ethernet leicht möglich. Das Aufmacherbild zeigt ein aktuelles samtdaten aus Mehrfachdatenströmen auf Boarddesign und illustriert das wesentlich einen schnellen Link leiten oder auch Port- Zwischenbemerkung einfachere Routing mit HyperTransport ver- zu-Port-Routing durchführen. In Latenz- glichen mit AGP, eine Verbindungstechno- empfindlichen Applikationen mit mehreren Im zweiten Teil dieses Beitrags in elektronik logie entworfen für die Anbindung von Prozessoren oder mit Spezialprozessoren industrie April 2004 wird der PCI Express Video/Grafikkarten und die führende Tech- kommen Switches ebenfalls zum Einsatz, da vorgestellt. PCI Express war als 3GIO be- nologie für diese Zwecke in PCs. sie Links mit unterschiedlichen Geschwin- kannt (Third Generation I/O) und soll den im Zur Vermeidung zusätzlicher Steuer- und digkeiten unterstützen können. Mit Tunnel- PC derzeit häufig eingesetzten PCI 2.2 Bus Kommandoleitungen wird auf ein Packet- Komponenten und Switches lassen sich alle ersetzen. Nach Aussage von Intel soll PCI Ex- basierendes Datenprotokoll zurückgegriffen möglichen Topologien aufbauen, ein- press auch als Chip-zu-Chip-Verbindung und es werden asymmetrische Datenpfade schließlich Sternkonfigurationen und redun- eingesetzt werden. Die Firma sieht daher keine Notwendigkeit für andere Interchip- I/O-Systeme wie z. B. den HyperTransport. Im Vorgriff auf Teil 2 dieses Artikels sind im Info-Kasten ‚PCI Express und HyperTrans- port auf einen Blick‘ einmal die wesentli- chen Parameter der beiden I/O-Systeme ge- genübergestellt. Folgende Firmen bieten HyperTransport- Komponenten: Alliance www.wbc-europa.com Semiconductor 470 www.altera.com Altera 472 Bild 3: Blockschaltbild des HyperTransport-zu-PCI/PCI-X Brücken-ICs AS90L10204 von www.amd.com AMD 473 Alliance Semiconductor. www.atlantikelektronik.com Broadcom 474 mit variabler Breite unterstützt. Einseitig ge- dante Konfigurationen oder auch Dop- richtete Links bieten eine wesentlich bessere pelstern-Konfigurationen zur Schaffung www.scantec.de PLX Technologies 475 Signalgetreue bei hohen Geschwindigkei- redundanter Links. Das System routed die www.unique.de.memec.com PMC-Sierra 476 ten und ermöglichen mittels low Power Daten von bis zu 31 angeschlossenen LVDS höhere Datenübertragungsraten. Die HyperTransport-Komponenten, die Hyper- www.xilinx.com Xilinx 477 Breite der Links kann asymmetrisch sein, Transport-Komponenten verwenden Stan- d.h. ein 2-Bit-Link kann auf einfache Weise dard Plug-and-Play und sind mit PCI soft- an 8-Bit-Links angeschlossen werden, ein 8- warekompatibel. Siehe auch www.hypertransport.org dort Bit-Link an 16 oder 32 Bit usw. sind alle Konsortiumsmitglieder genannt. Sind verschiedene Linkbreiten miteinander Hypertransport im Vergleich Die Liste der Namen verdeutlicht, dass verbunden, stellt der Protokollayer des HyperTransport nicht nur in Computersyste- Systems die korrekte Arbeitsweise sicher Durch die Verwendung schneller einseitig me eingesetzt wird. Rechtzeitig zum Redak- ohne die Notwendigkeit für spezielle I/O- gerichteter Links für die Übertragung